DSP56854FGE

该器件是56800E核心系列控制器的一员，它在单芯片上集成了数字信号处理器的处理能力与微控制器的功能，并配备了一套灵活的外设，构成了极具成本效益的解决方案。其低成本、配置灵活性和紧凑的程序代码使其适用于多种应用。该器件包含许多对低端互联网设备应用和低端客户端应用（如电话、便携式设备、互联网音频、销售点系统、噪声抑制、ID标签读取器、声波/亚声波探测器、安全访问设备、远程计量、声波报警器等）特别有用的外设。56800E核心采用哈佛架构，由三个并行运行的处理单元组成，允许每个指令周期执行多达六次操作。其微处理器风格的编程模型和优化的指令集便于生成高效、紧凑的DSP和控制代码。该指令集对C编译器也高度有效，能加速优化控制应用的开发。该器件支持从内部或外部存储器执行程序。每个指令周期可从片上数据RAM访问两个数据操作数。它还提供两条外部专用中断线，以及最多41条通用输入/输出线（具体数量取决于外设配置）。该控制器包含16K字程序RAM、16K字数据RAM和1K字引导ROM，也支持从外部存储器执行程序。此外，它还提供了一套完整的标准可编程外设，包括一个8位并行主机接口、增强型同步串行接口、一个串行外设接口、两个串行通信接口和一个四路定时器。如果不需要其主要功能，主机接口、增强型同步串行接口、串行外设接口、串行通信接口、四个片选和四路定时器可用作通用输入/输出。

• 数字信号处理核心：高效的16位引擎，采用双哈佛架构；在120MHz核心频率下达到120 MIPS；单周期16×16位并行乘加器；四个36位累加器（含扩展位）；16位双向移位器；具有独特DSP寻址模式的并行指令集；硬件DO和REP循环；三条内部地址总线和一条外部地址总线；四条内部数据总线和一条外部数据总线；指令集支持DSP和控制器功能；四个硬件中断级别；五个软件中断级别；支持紧凑代码的控制器风格寻址模式和指令；高效的C编译器及局部变量支持；深度仅受内存限制的软件子程序和中断堆栈；JTAG/增强型片上仿真调试编程接口。
• 内存：哈佛架构允许对程序和数据进行最多三次同时访问；片上存储器：16K×16位程序SRAM、16K×16位数据SRAM、1K×16位引导ROM；外部存储器扩展：可访问高达2M字的程序存储器或高达8M字的数据存储器；片选逻辑，实现与ROM和SRAM的无胶合接口。
• 外设电路：通用16位四路定时器；两个串行通信接口；串行外设接口；增强型同步串行接口模块；计算机正常运行/看门狗定时器；用于无干扰实时调试的JTAG/增强型片上仿真；六个独立通道的DMA；8位并行主机接口；实时时钟；最多41个通用输入/输出（每个外设I/O在不需要其主功能时可交替用作通用输入/输出）。
• 能耗信息：采用高密度CMOS工艺制造，具有3.3V、TTL兼容数字输入；提供等待和停止模式。