KMPC8540VT667LB

MPC8540集成了基于Power Architecture技术的PowerPC处理器内核，以及网络、电信和无线基础设施应用所需的系统逻辑。MPC8540是PowerQUICC III系列设备中的一员，该系列设备将对行业标准接口的系统级支持与实现Power Architecture技术嵌入式类别的处理器相结合。

MPC8540具有高性能的32位Book E增强内核，具有32KB L1指令和数据缓存，每个缓存都具有奇偶校验保护。该内核包括为嵌入式应用设计的内存管理单元（MMU）、增强的硬件和软件调试支持以及性能监控设施。

该设备还包括一个256KB L2缓存/SRAM，可以配置为各种模式，包括完全缓存模式、完全SRAM模式或两者的组合。它支持64位边界上的ECC，并为内部总线访问提供读写缓冲。

MPC8540具有地址转换和映射单元（ATMU），具有八个本地访问窗口、入站和出站ATMU，以及对PCI/PCI-X和RapidIO接口的支持。它包括一个DDR内存控制器，支持高达333MHz的数据速率和四个高达1GB的内存组。该设备还支持使用CKE信号进行自动刷新和动态电源管理。

RapidIO接口单元支持8位RapidIO I/O和消息协议、源同步双倍数据速率（DDR）接口和多个优先级。它支持数据包节流、CRC保护和原子操作。符合RapidIO标准的Message Unit支持入站和出站数据消息结构，并且可以处理每个消息最多16个数据包。

可编程中断控制器（PIC）符合OpenPIC架构，支持16个可编程中断和处理器任务优先级级别、12个离散外部中断和4个带有32位消息的消息中断。它还支持完全嵌套的中断传递，并将中断路由到外部引脚或e500内核的标准或关键中断输入。

MPC8540包括一个带有双线接口、多个主控支持和片上数字滤波器的I2C控制器。它还具有一个启动序列器，可以通过I2C接口在复位时从串行ROM加载配置数据，并支持扩展的I2C寻址模式。

该设备具有一个带有两个4线接口的DUART和一个10/100快速以太网控制器，用于设备调试和维护。本地总线控制器（LBC）工作频率高达166MHz，支持最多八拍的突发传输。它包括三个协议引擎，并支持奇偶校验和默认启动ROM芯片选择，具有可配置的总线宽度。

MPC8540还包括两个三速（10/100/1Gb）以太网控制器（TSEC），符合IEEE 802.3、802.3u、802.3x、802.3z、802.3ac和802.3ab标准。它们支持各种以太网物理接口以及全双工和半双工操作。TSEC具有9.6KB巨型帧支持、RMON统计信息和MII管理接口，用于控制和状态。

OCeaN交换结构是一个四端口交叉栏数据包交换机，根据优先级重新排序数据包，并实现饥饿避免算法。集成的DMA控制器支持四个通道、高级链式和步进、分散和收集传输以及硬件强制的相干性。

PCI/PCI-X控制器与PCI 2.2和PCI-X 1.0兼容，支持64位或32位PCI端口，并包括主机和代理模式支持。它还支持PCI到内存和内存到PCI流式传输、内存预取以及处理器到PCI和PCI到内存写入的发布。

MPC8540支持电源管理，具有完全静态的1.2V CMOS设计、3.3V和2.5V I/O以及省电模式，例如休眠、小睡和睡眠。它还包括一个系统性能监视器，具有八个32位计数器和一个系统访问端口，该端口使用JTAG接口和TAP控制器来访问整个系统内存映射。

• 网络
• 电信
• 无线基础设施应用