DSP56004FJ66

品牌名称: NXP(恩智浦)
商品型号: DSP56004FJ66
商品编号: C6831638
包装方式: 袋装
商品毛重: 1克(g)

商品参数

参数完善中

商品特性

高效，目标代码与24位DSP56000内核引擎兼容
高达40.5 MIPS——在81 MHz下指令周期为24.7 ns；在81 MHz下高达324 MOPS
高度并行的指令集，具有独特的DSP寻址模式
两个56位累加器，包括扩展字节
在一个指令周期内并行执行24 × 24位乘累加
在6个指令周期内完成双精度48 × 48位乘法，得到96位结果
在一个指令周期内完成56位加法/减法
支持多精度运算的分数和整数算术
支持块浮点快速傅里叶变换的硬件
硬件嵌套DO循环
零开销快速中断
四条24位内部数据总线和三条16位内部地址总线，用于同时访问一个程序存储器和两个数据存储器
采用高密度CMOS工艺制造
片内改进型哈佛架构，允许同时访问程序存储器和两个数据存储器
支持从串行主机接口或外部存储器接口进行引导加载
串行音频接口包括两个接收器和三个发射器，支持主或从模式，可实现I²S、Sony和Matsushita音频协议；并具有两套SAI中断向量
串行主机接口具有单主功能、10字接收FIFO，并支持8位、16位和24位字
外部存储器接口，作为外设实现，支持：页模式DRAM、SRAM；数据总线宽度可为4或8位；数据字宽度可为8、12、16、20或24位
四条专用的、独立的、可编程通用输入/输出线
片内外设寄存器映射在数据存储器空间中
三个外部中断请求引脚
片内仿真端口，用于非侵入式、处理器速度无关的调试
基于锁相环的软件可编程频率合成器，用于内核时钟
省电的等待和停止模式
全静态HCMOS设计，工作频率可低至直流
80引脚塑料四边扁平封装；尺寸14 × 14 × 2.20 mm；引脚间距0.65 mm
DSP56004、DSP56004ROM、DSP56007和DSP56009之间引脚完全兼容，便于升级
5 V电源供电

数据手册PDF

放大查看下载PDF