72825LB15BG8

IDT72805LB/72815LB/72825LB/72845LB是双18位宽同步（时钟）先进先出（FIFO）存储器。一个双IDT72805LB/72815LB/72825LB/72845LB器件在功能上等同于单个封装中的两个IDT72205LB/72215LB/72225LB/72245LB FIFO，所有相关的控制、数据和标志线都分配给了独立的引脚。这些器件是非常高速、低功耗的FIFO存储器，具有时钟读写控制。这些FIFO适用于各种数据缓冲需求，如光盘控制器、局域网（LAN）和处理器间通信。

每个设备中包含的两个FIFO各有一个18位输入端口和输出端口。每个输入端口由一个自由运行的时钟（WCLK）和一个输入使能引脚（WEN）控制。当WEN被激活时，数据会在每个时钟周期被读入同步FIFO。每个FIFO库的输出端口由另一个时钟引脚（RCLK）和另一个使能引脚（REN）控制。读时钟可以与写时钟绑定以实现单一时钟操作，或者这两个时钟可以异步运行以实现双时钟操作。每个FIFO的读端口提供了一个输出使能引脚（OE），用于输出的三态控制。

同步FIFO有两个固定的标志：空标志/输出就绪（EF/OR）和满标志/输入就绪（FF/IR），以及两个可编程标志：接近空（PAE）和接近满（PAF）。可编程标志的偏移加载由一个简单的状态机控制，并通过激活加载引脚（LD）启动。对于每个作为单一设备配置实现的FIFO，都有一个半满标志（HF）可用。

这些设备有两种可能的工作时序模式：IDT标准模式和首字直通（FWFT）模式。

在IDT标准模式下，除非执行特定的读操作，否则写入空FIFO的第一个字不会出现在数据输出线上。读操作包括激活REN并启用上升沿的RCLK，这将把字从内部存储器转移到数据输出线上。

在FWFT模式下，在RCLK信号三次转换后，写入空FIFO的第一个字会直接被时钟到数据输出线上。访问第一个字不需要断言REN。

使用菊花链技术或首字直通（FWFT）模式，这些设备可以扩展深度。XI和XO引脚用于扩展FIFO。在深度扩展配置中，第一台设备上的FL接地，而菊花链中其他所有设备的FL设置为高电平。

IDT72805LB/72815LB/72825LB/72845LB采用高速亚微米CMOS技术制造。

• 网络交换
• 并行数据的两级优先级处理
• 双向数据传输
• 在18位和36位数据路径之间的总线匹配
• 每包宽度扩展至36位
• 每包深度扩展至8,192字
• 光盘控制器
• 局域网（LAN）
• 处理器间通信