SN74S373DWQ

这些8位寄存器具有三态输出，专为驱动高电容或相对低阻抗负载而设计。高阻抗三态和增强的高逻辑电平驱动使这些寄存器能够直接连接到总线系统中的总线线路并驱动它们，无需接口或上拉组件。这些器件特别适合用于实现缓冲寄存器、I/O端口、双向总线驱动器和工作寄存器。'LS373和'S373的八个锁存器是透明D型锁存器，即当使能（C或CLK）输入为高电平时，Q输出跟随数据（D）输入。当C或CLK变为低电平时，输出锁存到已设置的数据电平。'LS374和'S374的八个触发器是边沿触发D型触发器。在时钟的正跳变时，Q输出被设置为D输入处设置的逻辑状态。'S373和'S374器件的使能/时钟线采用施密特触发器缓冲输入，由于输入迟滞，交流和直流噪声抑制通常提高400mV，简化了系统设计。缓冲输出控制（OC）输入可用于将八个输出置于正常逻辑状态（高或低逻辑电平）或高阻抗状态。在高阻抗状态下，输出不会显著加载或驱动总线线路。OC（上划线）不影响锁存器或触发器的内部操作。也就是说，即使输出关闭，旧数据也可以保留或新数据可以输入。

• 单个封装中可选择八个锁存器或八个D型触发器
• 三态总线驱动输出
• 全并行加载访问
• 缓冲控制输入
• 时钟使能输入具有迟滞特性以提高噪声抑制能力（'S373和'S374）
• P - N - P输入减少数据线上的直流负载（'S373和'S374）

• 缓冲寄存器
• I/O端口
• 双向总线驱动器
• 工作寄存器