SI5335A-B02062-GM

Si5335是一款高度灵活的时钟发生器，能够合成四个高达350 MHz且完全无整数关系的频率。该器件拥有四组输出，每组支持一个差分对或两个单端输出。利用MultiSynth分数分频器技术，所有输出均保证具有零频率合成误差，无论配置如何，从而能够用单个器件替代多个时钟集成电路和晶体振荡器。Si5335支持多达三个独立的、引脚可选的器件配置，使得一个器件能够替代三个独立的时钟发生器或缓冲器集成电路。为简化系统设计，提供了多达五个用户可分配且引脚可选的控制引脚，支持符合PCIe规范的扩频控制、主输出使能和/或独立输出使能、频率方案选择以及器件复位。两个可选的锁相环环路带宽支持在诸如PCIe和DSL等应用中进行抖动衰减。通过灵活的ClockBuilder Pro网络配置工具，可在两周内获得工厂定制、引脚控制的器件，且无最小订单数量限制。

• 低功耗MultiSynth技术实现四个频率的独立、任意频率合成
• 可配置为时钟发生器或时钟缓冲器
• 三个独立的、用户可分配的、引脚可选的器件配置
• 高度可配置的输出驱动器，支持多达四个差分输出、八个单端时钟输出或两者的组合
• 低相位抖动，0.7 ps RMS
• 灵活的输入参考：外部晶体（25或27 MHz）、CMOS输入（10至200 MHz）、SSTL/HSTL输入（10至350 MHz）、差分输入（10至350 MHz）
• 独立可配置的输出支持任意频率或格式：LVPECL/LVDS/CML（1至350 MHz）、HCSL（1至250 MHz）、CMOS（1至200 MHz）、SSTL/HSTL（1至350 MHz）
• 每个驱动器的独立输出电压：1.5、1.8、2.5或3.3V
• 单电源内核，具有优异的电源抑制比：1.8、2.5、3.3 V
• 多达五个用户可分配的引脚功能简化系统设计：SSENB（扩频控制）、RESET、主OEB或每引脚OEB，以及频率方案选择（FS1、FS0）
• 信号丢失报警
• 符合PCIe Gen 1/2/3/4公共时钟规范
• 符合PCIe Gen 3 SRNS规范
• 两个可选的环路带宽设置：1.6 MHz或475 kHz
• 易于通过网络工具定制
• 小尺寸：4×4 mm，24-QFN封装
• 低功耗（内核）：45mA（锁相环模式）、12mA（缓冲器模式）
• 宽工作温度范围：-40至+85 °C

• 以太网交换机/路由器
• PCI Express Gen 1/2/3/4
• PCIe抖动衰减
• DSL抖动衰减
• 处理器和FPGA时钟
• MSAN/DSLAM/PON
• 光纤通道，SAN
• 电信线路卡
• 1 GbE和10 GbE