SN74LVTH374NS

这些八进制触发器专为低电压（3.3V）VCC操作而设计，但具备为5V系统环境提供TTL接口的能力。'LVTH374器件的八个触发器为边沿触发的D型触发器。在时钟（CLK）输入的正跳变时，Q输出被设置为数据（D）输入处设置的逻辑电平。缓冲输出使能（OE）输入可用于将八个输出置于正常逻辑状态（高或低逻辑电平）或高阻抗状态。在高阻抗状态下，输出不会显著加载或驱动总线线路。高阻抗状态和增强的驱动能力使得无需接口或上拉组件即可驱动总线线路。OE（上划线）不影响触发器的内部操作。当输出处于高阻抗状态时，旧数据可以保留，也可以输入新数据。当VCC在0至1.5V之间时，器件在上电或掉电期间处于高阻抗状态。但是，为确保在1.5V以上处于高阻抗状态，OE（上划线）应通过上拉电阻连接到VCC；电阻的最小值由驱动器的灌电流能力决定。有源总线保持电路将未使用或未驱动的输入保持在有效逻辑状态。不建议在总线保持电路中使用上拉或下拉电阻。这些器件针对使用Ioff和上电三态的热插拔应用进行了全面规格设计。Ioff电路可禁用输出，防止器件掉电时通过器件产生损坏性电流回流。上电三态电路在上电和掉电期间将输出置于高阻抗状态，从而防止驱动器冲突。

• 支持混合模式信号操作（3.3V VCC下实现5V输入和输出电压）
• 在VCC = 3.3V、TA = 25°C时，典型VOLP（输出接地反弹） < 0.8V
• 支持低至2.7V的非稳压电池操作
• Ioff和上电三态支持热插拔
• 数据输入上的总线保持功能消除了对外部上拉/下拉电阻的需求
• 闩锁性能超过JESD 17规定的500mA
• ESD保护超过JESD 22标准
• 2000V人体模型（A114 - A）
• 200V机器模型（A115 - A）