GS82583EQ18GK-500I
GS82583EQ18GK-500I
- 品牌名称
- 广船国际技术
- 商品型号
- GS82583EQ18GK-500I
- 商品编号
- C6565811
- 商品封装
- BGA-260(14x22)
- 包装方式
- 托盘
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 静态随机存取存储器(SRAM) |
| 属性 | 参数值 | |
|---|---|---|
| 功能特性 | 边界扫描(JTAG)功能;内置延迟锁定环 |
商品概述
SigmaQuad-IIIe SRAM是SigmaQuad-IIIe/SigmaDDR-IIIe高性能SRAM系列中独立I/O的部分。尽管与GSI第二代网络SRAM(SigmaQuad-II/SigmaDDR-II系列)非常相似,但这些第三代器件提供了几个新特性,有助于显著提高性能。GS82583EQ18/36GK SigmaQuad-IIIe SRAM是同步器件,采用三对正负输入时钟,一个主时钟对CK和CK(上划线),以及两对写数据时钟KD[1:0]和KD(上划线)[1:0]。所有六个输入时钟都是单端的,即每个时钟都由一个专用输入缓冲器接收。SigmaQuad-IIIe B2 SRAM中的每个内部读写操作比器件I/O总线宽两倍。输入数据总线解复用器用于在数据同时写入内存阵列之前累积传入数据。输出数据复用器用于捕获从单个内存阵列读取产生的数据,然后根据需要将其路由到适当的输出驱动器。
商品特性
- 提供8Mb x 36和16Mb x 18组织架构
- 最高工作频率500 MHz
- 峰值交易速率1.0 BT/s(每秒十亿次)
- 峰值数据带宽72 Gb/s(在x36器件中)
- 独立的I/O DDR数据总线
- 非复用DDR地址总线
- 每个时钟周期两次操作 - 读取和写入
- 突发长度为2的读取和写入操作
- 3周期读取延迟
- 1.3V标称核心电压
- 1.2V、1.3V或1.5V HSTL I/O接口
- 可配置的ODT(片上终端)
- ZQ引脚用于可编程驱动器阻抗
- ZT引脚用于可编程ODT阻抗
- 符合IEEE 1149.1 JTAG的边界扫描
- 260引脚,14 mm × 22 mm,1 mm球间距,6/6符合RoHS的BGA封装

