立创商城logo
购物车0
XD74LS166实物图
  • XD74LS166商品缩略图
  • XD74LS166商品缩略图
  • XD74LS166商品缩略图

温馨提醒:图片仅供参考,商品以实物为准

XD74LS166

计数器移位寄存器

SMT扩展库PCB免费打样
私有库下单最高享92折
描述
8位移位寄存器与大多数其他TTL逻辑系列兼容。所有输入均经过缓冲,以将驱动要求分别降低到一个74LS系列标准负载。输入钳位二极管可最大程度地减少开关瞬变并简化系统设计。这些并行输入、串行输入、串行输出移位寄存器在单片芯片上具有77个等效门
品牌名称
XINLUDA(信路达)
商品型号
XD74LS166
商品编号
C707102
商品封装
DIP-16​
包装方式
管装
商品毛重
1.666克(g)

商品参数

属性参数值
商品目录移位寄存器
功能并行至串行
工作电压4.75V~5.25V
时钟频率(fc)25MHz
元件数-
每个元件位数8
输出类型-
属性参数值
系列74LS
工作温度0℃~+70℃
耗散功率(Pd)-
传播延迟(tpd)25ns@5V,15pF
输出电流-
功能特性异步清零功能;异步并行加载功能

商品概述

74LS166 8位移位寄存器与大多数其他TTL逻辑系列兼容。所有74LS166输入均经过缓冲,以将驱动要求分别降低至一个74LS系列标准负载。输入钳位二极管可最大程度减少开关瞬变并简化系统设计。

这些并行输入、串行输入、串行输出的移位寄存器在单片芯片上具有77个等效门的复杂度。它们具有门控时钟输入和一个优先清除输入。并行输入或串行输入模式由移位/加载输入确定。当该输入为高电平时,它启用串行数据输入,并使八个触发器在每个时钟脉冲下进行串行移位。当该输入为低电平时,并行(宽边)数据输入被启用,并在接下来的时钟脉冲上进行同步加载。在并行加载期间,串行数据流被禁止。时钟操作通过一个双输入正或非门在时钟脉冲的低到高电平边缘完成,允许一个输入用作时钟使能或时钟禁止功能。将任一钟输入保持为高电平会禁止时钟操作;将任一输入保持为低电平则启用另一个时钟输入。当然,这允许系统时钟自由运行,并且可以通过另一个时钟输入按命令停止寄存器。时钟禁止输入仅应在时钟输入为高电平时更改为高电平。一个经过缓冲的直接清除输入会覆盖所有其他输入,包括时钟,并将所有触发器置为零。

商品特性

  • 同步加载
  • 直接优先清除
  • 并行到串行转换

数据手册PDF