GS832136AGD-250I

GS832118/32/36AD是一款37748736位高性能同步SRAM，带有2位突发地址计数器。尽管该器件最初是为支持高性能CPU的二级缓存应用而开发的，但现在它在同步SRAM应用中得到了广泛应用，范围从DSP主存储器到网络芯片组支持。地址、数据输入输出、芯片使能（E1）、地址突发控制输入（ADSP、ADSC、ADV）和写控制输入（Bx、BW、GW）是同步的，并由正边沿触发的时钟输入（CK）控制。输出使能（G）和掉电控制（ZZ）是异步输入。突发周期可以通过ADSP或ADSC输入启动。在突发模式下，后续的突发地址在内部生成，并由ADV控制。突发地址计数器可以通过线性突发顺序（LBO）输入配置为按线性或交错顺序计数。突发功能并非必须使用。每个周期都可以加载新地址，而不会降低芯片性能。数据输出寄存器的功能可以由用户通过FT模式引脚（引脚14）控制。将FT模式引脚置低可使RAM处于直通模式，使输出数据绕过数据输出寄存器。将FT置高可使RAM处于流水线模式，激活上升沿触发的数据输出寄存器。GS832118/32/36AD是一款单周期取消选择（SCD）流水线同步SRAM，也有双周期取消选择（DCD）版本。SCD SRAM的取消选择命令流水线比读取命令少一级。SCD RAM在取消选择命令被输入寄存器捕获后立即开始关闭其输出。字节写操作通过使用字节写使能（BW）输入与一个或多个单独的字节写信号（Bx）组合来执行。此外，全局写（GW）可用于一次写入所有字节，而不管字节写控制输入如何。低功耗（睡眠模式）可通过断言（高）ZZ信号或停止时钟（CK）来实现。在睡眠模式下，内存数据得以保留。GS832118/32/36AD工作在3.3V或2.5V电源上。所有输入与3.3V和2.5V兼容。单独的输出电源（VDDQ）引脚用于将输出噪声与内部电路解耦，并且与3.3V和2.5V兼容。

• FT引脚用于用户可配置的流通过或流水线操作
• 单周期取消选择（SCD）操作
• IEEE 1149.1 JTAG兼容边界扫描
• 2.5 V或3.3 V ±10%核心电源供应
• 2.5 V或3.3 V I/O电源供应
• LBO引脚用于线性或交错突发模式
• 模式引脚上的内部输入电阻允许引脚浮空
• 字节写入（BW）和/或全局写入（GW）操作
• 内部自定时写入周期
• 便携式应用的自动掉电功能
• JEDEC标准165凸点BGA封装
• 符合RoHS的165凸点BGA封装可用

• 二级缓存应用（支持高性能CPU）
• DSP主存储
• 网络芯片组支持