EP3SE50F780C2G

Stratix III 系列提供了市场上架构最先进、高性能、低功耗的现场可编程门阵列之一。该系列通过创新的可编程功耗技术降低功耗，该技术能够在需要时开启性能，并在未使用的模块上降低功耗。可选核心电压和最新的硅工艺优化也被采用，以提供业界最低功耗的高性能现场可编程门阵列。该系列专为易用性和快速系统集成而设计，提供两种针对不同应用需求优化的变体：Stratix III L 系列为主流应用提供均衡的逻辑、存储器和乘法器比例；Stratix III E 系列则针对以数据为中心的应用，提供更丰富的存储器和乘法器资源。采用具有垂直迁移通用架构的模块化输入/输出组，为高速输入/输出提供了效率和灵活性。封装和芯片的增强功能，包括动态片上终端、输出延迟和电流强度控制，提供了业界一流的信号完整性。基于 1.1V、65 纳米全层铜静态随机存取存储器工艺，Stratix III 系列是高性能逻辑、数字信号处理和嵌入式设计中定制专用集成电路和可编程处理器的可编程替代方案。Stratix III 器件包含通过易失性或非易失性 256 位高级加密标准加密的可选配置比特流安全功能。在需要超高可靠性的场合，Stratix III 器件包含自动错误检测电路，用于检测配置随机存取存储器和用户存储单元中软错误导致的数据损坏。

• 提供 48,000 至 338,000 个等效逻辑单元
• 包含 2,430 至 20,497 Kbits 的增强型 TriMatrix 存储器，由三种随机存取存储器块大小组成，可实现真双端口存储器和先进先出缓冲区
• 高速数字信号处理模块提供 9×9、12×12、18×18 和 36×36 乘法器（最高 550 MHz）、乘累加功能和有限脉冲响应滤波器的专用实现
• 输入/输出:地:电源比例为 8:1:1，并结合片上及封装内去耦，确保稳健的信号完整性
• 可编程功耗技术，在最大化器件性能的同时最小化功耗
• 可选核心电压，在低电压器件中可用，支持选择最低功耗或最高性能操作
• 每个器件支持多达 16 个全局时钟、88 个区域时钟和 116 个外围时钟
• 每个器件支持多达 12 个锁相环，支持锁相环重配置、时钟切换、可编程带宽、时钟合成和动态相移
• 所有输入/输出组均支持带专用数据选通逻辑的存储器接口
• 支持高速外部存储器接口，包括 DDR、DDR2、DDR3 同步动态随机存取存储器、第二代低延迟动态随机存取存储器、第二代四倍数据速率以及增强型第二代四倍数据速率静态随机存取存储器，最多支持 24 个模块化输入/输出组
• 多达 1,104 个用户输入/输出引脚，排列在 24 个模块化输入/输出组中，支持广泛的行业输入/输出标准
• 所有输入/输出组均支持带自动校准功能的动态片上终端
• 支持高速差分输入/输出，配备串行器/解串器电路和动态相位对齐电路，性能达 1.6 Gbps
• 支持高速网络和通信总线标准，包括 SPI-4.2、SFI-4、SGMII、Utopia IV、10 千兆以太网 XSBI、Rapid I/O 和 NPSI
• 唯一支持 256 位高级加密标准易失性和非易失性安全密钥以保护设计的高密度、高性能现场可编程门阵列
• 稳健的片上热插拔和电源时序支持
• 集成循环冗余校验，用于配置存储器错误检测，并支持高可用性系统的关键错误判定
• 内置错误校正码电路，用于检测和纠正 M144K TriMatrix 存储器块中的数据错误
• 支持 Nios II 嵌入式处理器
• 支持来自 Altera MegaCore 函数和 Altera Megafunction Partners Program 的多种知识产权宏功能

• 主流应用
• 以数据为中心的应用
• 无线应用
• 医疗成像