CY7C924ADX-AXC

200 MBaud的CY7C924ADX HOTLink收发器是一种点对点通信模块，可通过高速串行链路（光纤、平衡和非平衡铜质传输线）以50至200 MBaud的速率传输数据。发送部分接收可选择宽度的并行数据，并将其转换为串行数据；而接收部分则接收串行数据，并将其转换为可选择宽度的并行数据。

CY7C924ADX HOTLink的发送部分可配置为在每个时钟周期接收8位或10位数据字符，并将并行数据存储在内部发送FIFO中。数据从发送FIFO中读取，并使用嵌入式8B/10B编码器进行编码，以改善其串行传输特性。然后，这些编码字符被串行化，并通过两个正ECL（PECL）兼容的差分传输线驱动器以字符速率的10倍或12倍的比特率输出。

CY7C924ADX HOTLink的接收部分从两个PECL兼容的差分线路接收器之一接收串行比特流，并使用完全集成的PLL时钟同步器恢复数据重建所需的时序信息。恢复的比特流被反串行化并帧化为字符，进行8B/10B解码，并检查传输错误。恢复的解码字符被重建为8位或10位数据字符，写入内部接收FIFO，并提供给目标主机系统。

在并行接口处提供外部编码或加扰数据的系统可以绕过集成的8B/10B编码器/解码器。嵌入式FIFO也可以被绕过，以创建一个参考锁定的串行传输链路。对于那些需要更大FIFO存储能力的系统，外部FIFO可以通过并行接口直接连接到CY7C924ADX设备，而无需额外的胶合逻辑。

您可以将TTL并行I/O接口配置为FIFO（可配置用于UTOPIA仿真或通过外部FIFO进行深度扩展）或管道寄存器扩展器。FIFO配置针对跨链路传输与时间无关（异步）的8位或10位面向字符的数据进行了优化。内置自测试（BIST）模式发生器和检查器允许对发送和接收部分以及互连链路中的高速串行数据路径进行全速测试。

HOTLink设备非常适合各种可以用高速点对点串行链路取代并行接口的应用。

• 第二代HOTLink技术
• 符合光纤通道和ESCON标准的8B/10B编码器/解码器
• 10位或12位预编码数据路径（原始模式）
• 8位或10位编码数据传输（使用8B/10B编码）
• 同步或异步TTL并行接口
• 兼容UTOPIA的主机总线接口
• 嵌入式/可旁路的256字符同步FIFO
• 集成支持菊花链和环形拓扑
• 域或单个目标设备寻址
• 50至200 MBaud串行信令速率
• 内部PLL，无需外部PLL组件
• 双差分PECL兼容串行输入
• 双差分PECL兼容串行输出
• 与光纤模块和铜缆兼容
• 用于链路测试的内置自测试（BIST）
• 链路质量指示器
• 单+5.0V±10%电源
• 100引脚TQFP
• 0.35μm CMOS技术
• 提供无铅封装

• 互连工作站
• 背板
• 服务器
• 大容量存储
• 视频传输设备