CY27430FLTXS

CY27430 是一款标准性能可编程时钟发生器，配备四个独立的分数锁相环，能够以零百万分比误差合成任意频率。每个锁相环后接一组四个独立的分频器，可从单个锁相环生成四个不同的频率。所有四个分频器同步工作，以生成相位对齐、偏移最小的时钟输出。该锁相环还支持扩频功能以降低电磁干扰。CY27430 接受晶体时钟或单端/差分参考时钟输入。该器件支持最多 8 个输出，分为两个组，每组四个输出。锁相环1和锁相环2的四个输出复用到输出组1，锁相环3和锁相环4的四个时钟输出复用到输出组2。这两个组的 8 个输出可配置为 4 个差分输出、8 个单端输出，或差分与单端输出的组合。CY27430 具有片内易失性和非易失性存储器，由八个寄存器组成，用于存储器件配置设置。这些寄存器可通过 I²C 接口在板上访问和编程。您还可以动态重新配置器件，以在应用板上完全重新编程。除了 I²C 接口，还可以将外部信号施加到多功能引脚以实现不同功能，例如：动态更改输出频率、输出使能/禁用、掉电、扩频开启/关闭。提供一个千赫兹级的低频时钟输出，以满足广泛使用的参考频率需求，例如 32.768 kHz。

• 输入频率：晶体输入 8 MHz ~ 48 MHz；参考时钟 8 MHz ~ 250 MHz LVCMOS；参考时钟 8 MHz ~ 700 MHz 差分
• 输出频率：25 MHz ~ 700 MHz LVDS、LVPECL、HCSL、CML；3 MHz ~ 250 MHz LVCMOS；一个 LVCMOS 输出为 1 kHz ~ 8 MHz
• 均方根相位抖动：在 12 kHz ~ 20 MHz 偏移处最大 2 ps
• 符合 PCIe 1.0/2.0、SATA 2.0、USB 2.0/3.0、千兆以太网规范
• 最多 8 个输出，分为两组，每组四个输出；最多四个差分输出对（HCSL、LVPECL、CML 或 LVDS）；最多 8 个 LVCMOS 输出
• 组内差分输出偏移最大 100 ps
• 四个分数 N 型锁相环，压控晶体振荡器 (±120 ppm，步进 0.23 ppm)
• 扩频能力（逻辑扩频和 Lexmark 配置文件 0.1% ~ 5%，步进 0.1%，下扩频或中心扩频）
• 电源电压：1.8 V、2.5 V 和 3.3 V
• 非零延迟缓冲器配置
• 可通过 I²C 配置，支持板上编程
• 车规级器件，采用 48 引脚 QFN（7 × 7 × 1.0 mm）封装
• 符合 AEC-Q100 标准

• PCIe 1.0/2.0
• USB 2.0/3.0
• SATA 1.0/2.0
• 千兆以太网