温馨提醒：图片仅供参考，商品以实物为准

8V19N490-24BDGI

SMT扩展库SMT补贴嘉立创PCB免费打样

品牌名称: RENESAS(瑞萨)/IDT
商品型号: 8V19N490-24BDGI
商品编号: C6104005
商品封装: CABGA-100(11x11)
包装方式: 托盘
商品毛重: 1克(g)

商品参数

商品概述

8V19N490 - 24是一款完全集成的FemtoClock NG抖动衰减器和时钟合成器，专为无线基站无线电设备板的时钟调理和频率/相位管理设计，是高性能时钟解决方案。该器件经过优化，可在GSM、WCDMA、LTE和LTE - A无线电板应用中提供出色的相位噪声性能。该器件支持JESD204B 0类和1类时钟。

商品特性

支持JESD204B的高性能时钟射频锁相环（RF - PLL）
针对低相位噪声进行优化：- 150dBc/Hz（800kHz偏移；245.76MHz时钟）
典型积分相位噪声为80fs RMS（12kHz - 20MHz）
双锁相环架构
第一级锁相环采用外部压控晶体振荡器（VCXO）进行时钟抖动衰减
第二级锁相环采用内部FemtoClock NG锁相环：2457.6MHz
六个输出通道，共19个输出，具体如下：
- 四个JESD204B通道（设备时钟和SYSREF输出），分别有两个、四个和六个输出
- 一个时钟通道，有两个输出
- 一个VCXO输出
可配置的整数时钟频率分频器
支持的时钟输出频率包括：2457.6、1228.8、614.4、491.52、307.2、153.6和122.88MHz
低功耗LVPECL/LVDS输出支持可配置的信号幅度、直流和交流耦合以及LVPECL、LVDS线路端接技术
相位延迟电路：
- 时钟相位延迟有256级，每级407ps，范围为0至103.760ns
- 单个SYSREF相位延迟有8级，每级203ps
- 额外的单个SYSREF精细相位延迟，步长为25ps
- 全局SYSREF信号延迟有256级，每级407ps，范围为0至103.760ns
冗余输入时钟架构，有四个输入，包括：
- 输入活动监测
- 手动和自动、故障触发的时钟选择模式
- 优先级控制的时钟选择
- 数字保持和无缝切换
- 差分输入可接受LVDS和LVPECL信号
SYSREF生成模式包括JESD204B的内部和外部触发模式
电源电压：3.3V
SPI和控制I/O电压：1.8V/3.3V（可选）
封装：11×11mm 100 - CABGA
温度范围：- 40℃至 + 85℃

应用领域

无线基础设施应用：GSM、WCDMA、LTE、LTE - A
适用于对抖动敏感的ADC和DAC电路的理想时钟驱动器
低相位噪声时钟生成
以太网线路卡
雷达和成像
仪器仪表和医疗

数据手册PDF

放大查看下载PDF

	属性	参数值
	商品目录	时钟消抖
	最大输出频率	2.458GHz
	工作电压	3.3V

	属性	参数值
	输出电平	LVDS；LVPECL
	输出通道数	1
	工作温度	-40℃~+85℃