AM29C668-1JC

Am29C668 4M 可配置动态内存控制器/驱动器（CDMC）专为高性能内存系统而设计。CDMC 充当处理器与动态内存阵列之间的地址控制器。它使用 11 位行锁存器和 11 位列锁存器及计数器，分别保存行地址和列地址，以便将这些地址复用至任何高达 4M 的 DRAM。这些锁存器、计数器以及行/列刷新计数器用于直接驱动 DRAM 阵列的地址线。2 位存储体锁存器的输出经过解码，以选择要访问的存储体。

Am29C668 有两种基本操作模式：读写模式和刷新模式。在读写模式下，Am29C668 锁存行、列和存储体地址，并将它们复用至 DRAM 阵列。这种复用在自动定时模式下由内部生成的定时选通信号控制，或在外部定时模式下由外部生成的 MSEL 控制。Am29C668 的读写模式可通过突发/块访问、“缓存”模式访问或半字节模式访问，针对最短内存访问时间进行优化。

在刷新模式下，刷新地址由 Am29C668 刷新计数器生成。该计数器会针对不同的 DRAM 大小自动调整。如果未实施内存清理，仅使用行计数器生成刷新用的行地址。在 EDC 系统中执行内存清理时，则同时使用行地址计数器和列地址计数器。

• 为 4M、1M、256K、64K 动态 RAM 提供控制
• 为 Am29000、68000 系列、iAPX 系列提供可编程突发/块访问支持
• 专有“缓存”模式支持页模式访问
• 支持半字节模式（适用于页模式或半字节模式 DRAM）
• 可选地址和选通自动定时或外部定时
• 在 EDC 系统中使用时，支持刷新时进行“清理”
• 支持 RAS 前 CAS 刷新
• 字节和存储体 CAS 解码
• 可选 2 或 4 存储体驱动
• 输出可直接驱动多达 88 个 DRAM，并保证在欠冲和过冲方面的最坏情况限制
• 采用低功耗先进亚微米 CMOS 工艺
• 用户可配置以替代 Am2968A 和 Am29368 DMC