SY100EL15LZG

SY100EL15L是一款低偏斜1:4时钟分配IC，专为低偏斜时钟分配应用而设计。该器件可由差分或单端ECL驱动，若使用正电源，则可由PECL输入信号驱动。若使用单端输入，VBB输出应连接到CLK输入，并通过一个0.01μF的电容接地。VBB输出旨在作为单端输入条件下EL15输入的开关参考。因此，该引脚仅能提供或吸收高达0.5mA的电流。 EL15具有多路复用时钟输入，可与高速系统时钟一起分配低速扫描或测试时钟。当SEL引脚为低电平（或悬空并由输入下拉电阻拉低）时，将选择差分时钟输入。 通用使能（EN）是同步的，因此输出仅在已处于低电平时才会被使能/禁用。这避免了在启用/禁用器件时产生残缺时钟脉冲的可能性，而异步控制可能会出现这种情况。内部触发器在输入时钟的下降沿触发，因此所有相关规格限制均参考时钟输入的负边沿。 当两个差分输入均悬空时，CLK输入将下拉至VEE，CLK输入将偏置在VCC/2附近。

• 3.3V电源
• 50ps输出到输出偏斜
• 低功耗
• 同步使能/禁用
• 多路复用时钟输入
• 75KΩ内部输入下拉电阻
• 采用16引脚SOIC封装