SY89113UMY-TR

SY89113U是一款2.5V低抖动、低偏斜的1:12 LVDS扇出缓冲器，专为精密电信和企业服务器分配应用而优化。输入包含一个用于时钟切换应用的2:1多路复用器。与其他多路复用器不同，该输入采用独特的隔离设计，可将通道间串扰降至最低。SY89113U可在温度和电压变化范围内保证分配从直流到>1GHz的时钟频率。SY89113U集成了同步输出使能（EN）功能，因此输出仅在处于低电平时才能被使能/禁用。 CLK0差分输入采用独特的3引脚输入端接架构，可直接与小至100mV（200mVPP）的任何差分信号（交流或直流耦合）接口，信号路径中无需任何电平转换或端接电阻网络。 CLK1差分输入采用独特的Any-Input架构的新版本，可直接与单端TTL/CMOS逻辑（包括3.3V逻辑）、单端LVPECL、差分（交流或直流耦合）LVDS、HSTL、CML和小至200mV（400mVPP）的LVPECL逻辑电平接口。CLK1输入需要外部端接。 LVDS输出在100Ω负载上的摆幅为325mV，上升/下降时间极快，保证小于250ps。 SY89113U采用2.5V±5%电源供电，可在-40℃至+85℃的全工业温度范围内保证性能。

• 可在2个输入中选择1个，并提供12个精密、低偏斜的LVDS输出副本
• 保证在温度和电压变化范围内的交流性能：
  • 直流至>1GHz的吞吐量
  • CLK0到Q的传播延迟<975ps
  • 上升/下降时间<250ps
  • 输出间偏斜<25ps
• 超低抖动设计：
  • 130fs RMS相位抖动（典型值）
  • 0.7ps RMS串扰引起的抖动
• 独特的、正在申请专利的2:1输入多路复用器提供出色的隔离，可将通道间串扰降至最低
• CLK0输入具有独特的、正在申请专利的输入端接和VT引脚，可接受交流和直流耦合输入（CML、LVPECL、LVDS）
• CLK1几乎可接受任何逻辑标准：
  • 单端：TTL/CMOS（包括3.3V逻辑）、LVPECL
  • 差分：LVPECL、LVDS、CML、HSTL
• 325mV的LVDS兼容输出摆幅
• 电源：2.5V±5%
• 工业温度范围：-40℃至+85℃
• 采用44引脚（7mm×7mm）QFN封装

• 多处理器服务器
• SONET/SDH时钟/数据分配
• 光纤通道分配
• 千兆以太网时钟分配