SY100EL14VZG-TR

SY100EL14V是一款低偏斜的1:5时钟分配芯片，专为低偏斜时钟分配应用而设计。该器件可由差分或单端ECL驱动，若使用正电源，也可由PECL输入信号驱动。EL14V适用于电源电压为3.3V至5.0V的系统。若使用单端输入，VBB输出应连接到/CLK输入，并通过一个0.01μF的电容接地。VBB输出旨在作为单端输入条件下EL14V输入的开关参考。因此，该引脚仅能提供/吸收高达0.5mA的电流。 EL14V具有复用时钟输入，可实现低速扫描或测试时钟与高速系统时钟的分配。当SEL引脚为低电平（或悬空并由输入下拉电阻拉低）时，将选择差分时钟输入。 通用使能（/EN）是同步的，因此输出仅在已处于低电平时才会被使能/禁用。这避免了在启用/禁用器件时产生短时钟脉冲的可能性，而异步控制可能会出现这种情况。内部触发器在输入时钟的下降沿触发。因此，所有相关规格限制均参考时钟输入的负边沿。 当两个差分输入均悬空时，CLK输入将下拉至VEE，/CLK输入将偏置在VCC/2附近。

• 3.3V和5V电源选项
• 典型附加相位抖动为70fsRMS
• 典型输出间偏斜为30ps
• 最大输出间偏斜为50ps
• 同步使能/禁用
• 复用时钟输入
• 75kΩ内部输入下拉电阻
• 采用20引脚SOIC封装

• 处理器时钟分配
• SONET时钟分配
• 光纤通道时钟分配
• 千兆以太网时钟分配