LPTM10-1247-3TG128I

莱迪思平台管理器将板级电源管理（热插拔、排序、监控、复位生成、微调与裕度调节）和数字板级管理功能（复位树、非易失性错误记录、胶合逻辑、板级数字信号监控与控制、系统总线接口等）集成到单一综合解决方案中。 平台管理器器件提供12个独立的模拟输入通道，可监控多达12个电源测试点。其中多达12个输入通道可通过差分输入进行监控，以支持远程接地感应。每个模拟输入通道通过两个独立可编程比较器进行监控，以支持高/低和边界内/边界外（窗口比较）监控功能。还提供多达6个通用5V耐压数字输入，用于各种控制功能。 有16个漏极开路数字输出，可用于控制DC-DC转换器、低压差稳压器（LDO）和光耦合器，以及用于监控和通用逻辑接口功能。其中四个输出（HVOUT1 - HVOUT4）可配置为高压MOSFET驱动器。在高压模式下，这些输出可为驱动n沟道MOSFET的栅极提供高达12V的电压，使其可用作高端电源开关，以可编程的上升和下降斜率控制电源。 板级电源管理功能可使用内部48宏单元CPLD实现。模拟输入通道上所有比较器的状态以及通用数字输入作为CPLD阵列的输入，所有数字输出（漏极开路和HVOUT）均可由CPLD控制。 可编程定时器可创建32μs至2秒的延迟和超时。 平台管理器器件集成了多达8个DAC，用于生成微调电压以控制DC-DC转换器的输出电压。此外，使用数字闭环控制模式，在各种负载条件下，每个电源输出电压通常可保持在±0.5%的容差范围内。 内部10位A/D转换器可通过I²C总线监控VMON电压，也可用于实现数字闭环模式，以维持平台管理器器件监控和微调部分所控制的所有电源的输出电压。 平台管理器的FPGA部分经过优化，可满足板级管理功能的要求，包括复位分配、边界扫描管理、故障记录、FPGA加载控制和系统总线接口。FPGA部分使用查找表（LUT）和分布式存储器实现灵活高效的逻辑。这种即时启动能力使平台管理器器件能够在板级上电后立即集成所需的控制功能。 使用PAC-Designer软件提供的LogiBuilder工具，可将电源管理功能集成到CPLD中，将数字板级管理功能集成到FPGA中。此外，还可通过ispLEVER软件设计工具使用VHDL或Verilog HDL实现FPGA设计。 平台管理器IC支持硬件I²C/SMBus从接口，可通过模数转换器测量电压，或使用微控制器进行微调与裕度调节。 平台管理器器件集成了两个JTAG端口：电源JTAG和FPGA JTAG。电源JTAG接口用于对平台管理器的电源部分进行编程，FPGA JTAG用于配置器件的FPGA部分。FPGA配置存储器可在系统内更改，而不影响板级管理部分的操作。然而，平台管理器的电源管理部分在不中断电源管理操作的情况下无法更改。

• 精确的电压监控提高可靠性
• 12个独立的模拟监控输入
• 用于远程接地感应的差分输入
• 每个模拟输入有两个可编程阈值比较器
• 硬件窗口比较
• 用于I²C监控的10位ADC
• 高压FET驱动器实现集成
• 电源上升/下降控制
• 可编程电流和电压输出
• 可独立配置用于FET控制或数字输出
• 电源裕度和微调功能
• 对多达8个电源进行微调与裕度调节
• 通过I²C进行动态电压控制
• 每个输出独立的数字闭环微调功能
• 可编程定时器增加控制灵活性
• 四个独立定时器
• 定时序列间隔为32μs至2秒
• PLD资源集成电源和数字功能
• 48宏单元CPLD
• 640个LUT4 FPGA
• 多达107个数字I/O
• 多达6.1 Kbits分布式RAM
• 可编程sysIO缓冲器支持多种接口
• LVCMOS 3.3/2.5/1.8/1.5/1.2
• LVTTL
• 系统级支持
• 单3.3V电源供电
• 工业温度范围：-40℃至+85℃
• 系统内可编程性降低风险
• 集成非易失性配置存储器
• JTAG编程接口
• 封装选项
• 128引脚TQFP
• 208球ftBGA
• 符合RoHS标准且无卤