72811L10PFG8

IDT72801/72811/72821/72831/72841/72851 是双同步（时钟）FIFO。该器件在功能上相当于两个 IDT72201/72211/72221/72231/72241/72251 FIFO 集成在一个封装中，所有相关的控制、数据和标志线被分配到单独的引脚上。

每个包含在 IDT72801/72811/72821/72831/72841/72851 中的两个 FIFO（分别指定为 FIFO A 和 FIFO B）都有一个 9 位输入数据端口（DA0 - DA8, DB0 - DB8）和一个 9 位输出数据端口（QA0 - QA8, QB0 - QB8）。每个输入端口由一个自由运行的时钟（WCLKA, WCLKB）以及两个写使能引脚（WENA1, WENA2, WENB1, WENB2）控制。当相应的写使能引脚被激活时，在每个写时钟（WCLKA, WCLKB）的上升沿将数据写入这两个阵列中的每一个。

每个 FIFO 银行的输出端口由其关联的时钟引脚（RCLKA, RCLKB）和两个读使能引脚（RENA1, RENA2, RENB1, RENB2）控制。读时钟可以与写时钟连接以实现单时钟操作，或者两个时钟可以异步运行以实现双时钟操作。每个 FIFO 的读端口提供了一个输出使能引脚（OEA, OEB），用于三态输出控制。

每个 FIFO 有两个固定的标志：空（EFA, EFB）和满（FFA, FFB）。为了提高存储器利用率，每个 FIFO 银行还提供了两个可编程标志：接近空（PAEA, PAEB）和接近满（PAFA, PAFB）。如果未进行编程，可编程标志默认为空+7（PAEA 和 PAEB），以及满-7（PAFA 和 PAFB）。

IDT72801/72811/72821/72831/72841/72851 架构支持许多灵活的配置，如：两级优先级数据缓冲、双向操作、宽度扩展和深度扩展。

这些 FIFO 采用高性能亚微米 CMOS 技术制造。

• 2级优先数据缓冲
• 双向操作
• 宽度扩展
• 深度扩展