MTTL 复合功能专为中高速范围的数字应用而设计。这些 MTTL 器件相比基本 MTTL 和 MDTL 系列器件，显著减少了封装数量，并提高了每个功能的逻辑密度。该器件由两个具有公共控制线的四通道数据选择器组成，由高电平与或门和低电平反相器构成。通过选择四种逻辑组合之一，四个数据输入之一的信息将被路由到输出。数据选择器在将数字数据从多个寄存器或位置之一路由到另一个寄存器或位置进行处理的应用中很有用。MC4301/4001 用作二进制到 BCD 和 BCD 到二进制转换器的基本构建块。通过互连 MC4001 封装，可以完成任何长度的二进制或 BCD 字的转换。MC4001 还包含一个全加器和减法器。该器件由两个数据分配器组成，由高电平与门和低电平反相器构成。一个将输入线上的信息分配到四个输出线之一；另一个将输入处的信息分配到两个输出线之一。路由路径由控制线 A、B 或 C 上的逻辑信号选择。数据分配器在将数字数据从单个寄存器或位置路由到多个寄存器或位置之一进行处理的应用中很有用。这个 16 位存储单元用作周期时间小于 100 ns 的暂存存储器系统的基本构建块。基本单元提供 16 个一位存储器字，以非破坏性读出（NDRO）模式运行。该存储器包含 16 个触发器，排列成一个 4×4 矩阵。通过驱动四个 X 选择线之一和四个 Y 选择线之一高于选择阈值来选择矩阵的单个位。所有 16 位共享两个感测放大器，并从所选位提供双轨输出。由于输出级没有上拉电阻或网络，许多器件的感测输出可以“线或”在一起。两个写入放大器允许将“1”或“0”写入所选位。该器件将三行输入数据转换为八选一输出。使能线提供禁止功能，还允许解码器扩展用于更大的解码器系统。3 输入/8 输出解码器由内部连接的高电平和低电平门组成，以实现最低功耗和最大驱动能力。使能门必须处于低状态才能执行真值表中所示的解码操作。该器件将两行输入数据转换为四选一输出。使能线提供禁止功能，还允许解码器扩展用于更大的解码器系统。双 2 输入/4 输出解码器由内部连接的高电平和低电平门组成，以实现最低功耗和最大驱动能力。使能门必须处于低状态才能执行真值表中所示的解码操作。
