MC3126F

该器件由两个4输入与功率门组成。每个门设计用于驱动高扇出负载（20）。正逻辑：6 = 1 × 2 × 4 × 5；负逻辑：6 = 1 + 2 + 4 + 5。输入负载系数为1.3，输出负载系数为20。每封装典型总功耗为90 mW，典型传播延迟时间为9.0 ns。t = 5.5 ± 0.5 m，从输入到示波器和从输出到示波器的同轴电缆延迟必须匹配，示波器必须端接50欧姆阻抗，950欧姆电阻和示波器端接阻抗构成20:1衰减探头，同轴电缆应为CT - 070 - 50或等效产品。CT = 25 pF为总寄生电容，包括探头、布线和负载电容。测试程序仅显示了一个门的情况，另一个门以相同方式测试，且仅显示了被测门的一个输入的测试程序，要完成测试需遍历主输入。由于这是一个非反相门，通过将输入连接到门可使功耗最小化。交流电气特性中的时序波形测试时，除EXTAL、RESET、MODA、MODB和MODC引脚外，所有引脚的VIL最大值为0.5 V，VIH最小值为2.4 V，这些引脚使用直流电气特性中规定的输入电平进行测试。参考器件输入信号的交流时序规格在生产中相对于相应输入信号转换的50%点进行测量，DSP56002输出电平在生产测试机上测量，VOL和VOH参考电平分别设置为0.8 V和2.0 V。中点为VIL + (VIH - VIL) / 2。

• 由两个4输入与功率门组成
• 可驱动高扇出负载（20）
• 输入负载系数为1.3
• 输出负载系数为20
• 每封装典型总功耗为90 mW
• 典型传播延迟时间为9.0 ns