Am25LS2568和Am25LS2569分别是可编程的递增/递减BCD计数器和二进制计数器，具有用于总线系统的三态输出。除输出使能（OE）和异步清零（ACLR）外，所有功能均在时钟输入（CP）的上升沿发生。
当LOAD输入为低电平时，输出将在下一个时钟沿由并行数据输入（A、B、C、D）进行编程。仅当CEP（上划线）和CET（上划线）为低电平且LOAD为高电平时，计数才会启用。递增/递减输入（U/D）控制计数方向，高电平为递增计数，低电平为递减计数。内部先行进位逻辑和低电平有效的行波进位输出（RCO）允许进行高速计数和级联。在递增计数期间，对于LS2568，RCO（上划线）在二进制9时为低电平（对于LS2569，在二进制15时为低电平）；在递减计数期间，它在二进制0时为低电平。正常级联操作仅需将RCO（上划线）连接到后续模块的CET。计数时，时钟进位输出（CCO）在RCO（上划线）为低电平时，提供一个持续时间等于时钟脉冲低电平时间的高-低-高脉冲。有两条低电平有效的复位线，同步清零（SCLR）和主复位异步清零（ACLR）。输出控制（OE）输入在高电平时将计数器输出置于高阻态，在低电平时使能计数器输出。
