MC2125F

MC2025、MC2075、MC2125 和 MC2175 是时钟触发器，工作频率为 50 MHz，在时钟脉冲的下降沿触发，执行 J-K 逻辑功能。每个触发器都有一个与输入门控配置，由三个 J 输入相与和三个 K 输入相与组成。多个 J 和 K 输入可减少计数器和某些其他应用中对外部门控的需求。还提供直接置位、预设置和复位功能。这些器件与 MC2109 系列器件引脚兼容。电气差异包括置位、预设置和复位输入的输入负载系数，约为 MC2109 系列的两倍。 当时钟处于低电平时，J 和 K 输入上的信息会发生变化，因为在此条件下输入被禁止。当时钟变为高电平时，信息被传输到临时存储器中。当时钟返回低电平时，信息被传输到双稳态部分，Q 和 Q（上划线）输出相应响应。当时钟为高电平时，不应更改 J 和 K 输入上的信息。 每个触发器都可以通过直接置位、预设置或复位输入直接置位或复位。由于这些触发器是电荷存储器件，必须遵守时钟下降时间的限制。 总功耗：典型值为每封装 50 mW 开关时间： tpd - 典型值为 11 ns tpd + 典型值为 9.0 ns 工作频率：典型值为 70 MHz

• 时钟下降时间 ≤ 100 ns
• 触发时钟脉冲宽度为 210 ms
• 提供直接置位、预设置和复位输入。将置位或预设置置为“0”状态会使 Q 变为“1”状态；将复位置为“0”状态会使 Q 变为“0”状态。执行这些功能时，时钟必须处于低电平状态。由于这些器件几乎没有后置时间，时钟信号下降 15 ns 后即可施加直接输入。J 和 K 输入的数据必须在时钟变为高电平之前存在。如果在时钟处于高电平状态时更改 J 和 K 输入上的信息，触发器通常需要 1.0 μs 来识别 J 和 K 端子上从“1”状态到“0”状态的信息变化。触发器通常需要 10 ns 来识别从“0”状态到“1”状态的变化。
• 通过使用内部交叉耦合网络和缓冲输出，传播延迟（tpd - 和 tpd +）几乎对称。输出能够驱动高电容负载而不降低工作频率。
• 负边沿触发 - 当时钟从高电平变为低电平时，临时存储部分中的信息被传输到双稳态网络，数据出现在 Q 和 Q（上划线）输出端。当时钟处于低电平时，J 和 K 端子被禁止。未使用的 J 和 K 输入应连接到时钟或 2.0 至 5.0 Vdc 之间的电压。其他未使用的输入应连接到 2.0 至 5.0 Vdc 之间的电压。
• 最大允许时钟偏斜时间为 9.0 ns。这是识别从“0”状态到“1”状态变化的最短时间（4.0 ns）和最小传播延迟（5.0 ns）的总和。