这款双路双向 I²C 缓冲器可在 2.3 V 至 3.6 V 的 VCC 电压下工作。
PCA9515A 是一款 BiCMOS 集成电路，适用于 I²C 总线和 SMBus 系统应用。该器件包含两个相同的双向开漏缓冲电路，可在不降低系统性能的情况下扩展 I²C 及类似总线系统。
PCA9515A 对 I²C 总线上的串行数据 (SDA) 和串行时钟 (SCL) 信号进行缓冲，同时保留 I²C 系统的所有操作模式和特性。这使得在 I²C 应用中能够连接两个总线电容为 400 pF 的总线。
I²C 总线 400 pF 的电容限制会限制设备数量和总线长度。使用 PCA9515A 可使系统设计人员隔离总线的两部分，从而容纳更多 I²C 设备或更长的走线长度。
PCA9515A 具有一个带内部上拉的高电平有效使能 (EN) 输入，允许用户选择中继器何时处于激活状态。这可用于在上电复位时隔离行为不良的从设备。在 I²C 操作期间，它绝不能改变状态，因为在总线操作期间禁用会使总线挂起，而在总线周期中途启用可能会使被启用的 I²C 部件产生混淆。为防止系统故障，EN 输入仅应在全局总线和中继器端口处于空闲状态时改变状态。
PCA9515A 还可用于运行两条总线：一条总线的接口电平为 5 V，另一条为 3.3 V；或者一条总线的工作频率为 400 kHz，另一条为 100 kHz。如果两条总线以不同频率运行，则在需要另一条总线以 400 kHz 运行时，必须隔离 100 kHz 的总线。如果主设备以 400 kHz 运行，由于中继器会增加延迟，系统的最大工作频率可能低于 400 kHz。
PCA9515A 不支持跨中继器的时钟拉伸。
每个内部缓冲器的输出低电平约为 0.5 V，但当内部输出被拉低时，每个内部缓冲器的输入电压必须比输出低电平低 70 mV 或更多。这可防止在输入低电平状态释放时出现锁定情况。
两个或更多 PCA9515A 器件不能串联使用。PCA9515A 的设计不允许这种配置。由于没有方向引脚，使用略有不同的有效低电压电平来避免每个中继器的输入和输出之间出现锁定情况。施加在 PCA9515A 输入的有效低电平会以略高的值作为缓冲低电平传播到启用的输出端。当这个缓冲低电平串联施加到另一个 PCA9515A 类型的器件时，第二个器件不会将其识别为有效低电平，也不会再次将其作为缓冲低电平传播。
该器件包含一个上电控制电路，该电路设置一个内部锁存器，以防止输出电路在 VCC 达到有效电平 (VCC = 2.3 V) 之前激活。
与标准 I²C 系统一样，需要上拉电阻为缓冲总线提供逻辑高电平。PCA9515A 采用 I²C 总线的标准集电极开路配置。这些上拉电阻的大小取决于系统，但中继器的每一侧都必须有一个上拉电阻。该器件设计用于与标准模式和快速模式 I²C 设备以及 SMBus 设备配合使用。标准模式 I²C 设备在可能存在标准模式设备和多个主设备的通用 I/O 系统中仅规定 3 mA 的电流。在某些条件下，可以使用高终端电流。
