82P33731ABAG

82P33731 10G 同步以太网（SyncE）同步设备定时源（SETS），依据 ITU-T G.8264 和 ITU-T G.8262 标准，提供管理定时参考、时钟生成和基于 SyncE 的时钟定时路径的工具。82P33731 满足 ITU-T G.8262 同步以太网设备时钟（EEC）和 ITU-T G.813 同步设备时钟（SEC）的要求。该器件输出的低抖动时钟可直接同步 100GBASE-R、40GBASE-R、10GBASE-R 和 10GBASE-W 以及更低速率的以太网接口；还可同步 CPRI/OBSAI、SONET/SDH 和 PDH 接口。 82P33731 支持六个差分参考输入和六个单端参考输入，可在常见的 GNSS、以太网、SONET/SDH 和 PDH 频率下工作，频率范围从每秒 1 脉冲（PPS）到 650 MHz。该器件还提供两个交替传号反转（AMI）输入，用于承载 64 kHz、8 kHz 和 0.4 kHz 同步信息的复合时钟（CC）信号。参考信号会持续监测信号丢失情况和频率偏移，偏移阈值由用户编程设定。所有参考信号均可用于两个数字锁相环（DPLL）。每个 DPLL 的活动参考信号由强制选择确定。

• 复合时钟输入（IN1 和 IN2）可依据 ITU-T G.703 接收 64 kHz 同步接口信号
• 差分参考输入（IN3 至 IN8）可接收 1 PPS 至 650 MHz 之间的时钟频率
• 单端输入（IN9 至 IN14）可接收 1 PPS 至 162.5 MHz 之间的参考时钟频率
• 信号丢失（LOS）引脚（LOS0 至 LOS3）可分配给任何时钟参考输入
• 参考监测器根据活动、频率和 LOS 引脚判断参考信号是否合格
• 自动参考选择状态机根据参考监测器、优先级表、恢复和非恢复设置以及其他可编程设置为每个 DPLL 选择活动参考信号
• 分数 N 输入分频器使 DPLL 能够锁定广泛的参考时钟频率，包括：10/100/1000 以太网、10G/40G/100G 以太网、OTN、SONET/SDH、PDH、TDM、GSM、CPRI 和 GNSS 频率
• 任何参考输入（IN3 至 IN14）均可指定为与可选参考时钟输入相关的外部同步脉冲输入（1 PPS、2 kHz、4 kHz 或 8 kHz）
• FRSYNC_8K_1PPS 和 MFRSYNC_2K_1PPS 输出与所选外部输入同步脉冲输入对齐并与相关参考时钟输入频率锁定的同步脉冲
• DPLL1 可配置为带宽在 0.09 mHz 至 567 Hz 之间
• DPLL1 可锁定 1 PPS 至 650 MHz 之间的输入参考频率
• DPLL2 可锁定 8 kHz 至 650 MHz 之间的输入参考频率
• DPLL1 符合 ITU-T G.8262 同步以太网设备时钟（EEC）和 G.813 同步设备时钟（SEC）标准；以及 Telcordia GR-253-CORE/GR-1244-CORE 第 3 级时钟（S3）和 SONET 最小时钟（SMC）标准
• DPLL1 生成具有 PDH、TDM、GSM、CPRI/OBSAI、10/100/1000 以太网和 GNSS 频率的时钟；这些时钟可直接从 OUT1 获得
• DPLL2 生成高达 100 MHz 的 N x 8 kHz 时钟，从 OUT9 和 OUT10 输出
• APLL1、APLL2 和 APLL3 连接到 DPLL1
• APLL1 和 APLL2 生成 10/100/1000 以太网、10G 以太网或 SONET/SDH 频率
• APLL3 生成 10G/40G/100G 以太网、广域网物理层（WAN-PHY）和局域网物理层（LAN-PHY）频率
• 系统时钟可使用八种常见的 TCXO/OCXO 频率中的任何一种：10 MHz、12.8 MHz、13 MHz、19.44 MHz、20 MHz、24.576 MHz、25 MHz 或 30.72 MHz
• I2C 从接口可由主机处理器用于访问控制和状态寄存器
• I2C 主接口可在复位后自动从外部 EEPROM 加载设备配置；APLL3 必须通过 I2C 从接口进行配置
• DPLL 可连接到内部复合时钟发生器，该发生器在 OUT8 输出其 64 kHz 同步信号
• 差分输出 OUT3 至 OUT6 输出频率在 1 PPS 至 650 MHz 之间的时钟
• 差分输出 OUT11 和 OUT12 输出频率高达 650 MHz 的时钟
• 单端输出 OUT1、OUT2 和 OUT7 输出频率在 1 PPS 至 125 MHz 之间的时钟
• 单端输出 OUT9 和 OUT10 输出高达 100 MHz 的 N*B kHz 倍频时钟
• DPLL1 为 IN3 至 IN14 中的每个输入提供独立的可编程延迟；每个输入的延迟可按 0.61 ns 的步长进行编程，范围为 {±78} ns
• DPLL1 的输入到输出相位延迟可按 0.0745 ps 的步长进行编程，总范围为 ±20 μs
• OUT1（来自 APLL1）至 OUT7 的每个输出分频器的时钟相位可单独按约 200 ps 的步长进行编程，总范围为 +/-180°
• 支持 1149.1 JTAG 边界扫描
• 采用 144 引脚 CABGA 环保封装

• 接入路由器、边缘路由器、核心路由器
• 运营商以太网交换机
• 多业务接入平台
• PON OLT
• LTE eNodeB
• ITU-T G.8264 同步设备定时源（SETS）
• ITU-T G.8262 同步以太网设备时钟（EEC）
• ITU-T G.813 同步设备时钟（SEC）
• Telcordia GR-253-CORE/GR1244-CORE 第 3 级时钟（S3）和 SONET 最小时钟（SMC）