74LVC373APW/AU118
74LVC373APW/AU118
SMT扩展库PCB免费打样
私有库下单最高享92折
- 品牌名称
- Nexperia(安世)
- 商品型号
- 74LVC373APW/AU118
- 商品编号
- C3754228
- 商品封装
- TSSOP-20
- 包装方式
- 袋装
- 商品毛重
- 0.274克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 缓冲器/驱动器/收发器 | |
| 输入类型 | - | |
| 输出类型 | 三态 | |
| 工作电压 | 1.65V~3.6V | |
| 元件数 | 1 | |
| 每个元件位数 | 8 | |
| 通道类型 | - |
| 属性 | 参数值 | |
|---|---|---|
| 灌电流(IOL) | 24mA | |
| 拉电流(IOH) | 24mA | |
| 系列 | 74LVC | |
| 工作温度 | -40℃~+125℃ | |
| 静态电流(Iq) | 40uA | |
| 传播延迟(tpd) | 8.5ns@3.3V,50pF | |
| 功能特性 | 掉电隔离;输出使能;电平转换 |
商品概述
74LVC373A由八个D型透明锁存器组成,每个锁存器都有独立的D型输入,以及用于面向总线应用的三态真输出。一个锁存使能输入(引脚LE)和一个输出使能输入(引脚OE)为所有内部锁存器所共用。 当引脚LE为高电平时,D输入(引脚D0至D7)的数据进入锁存器。在这种情况下,锁存器是透明的,即锁存器输出会在其对应的D输入每次变化时改变。当引脚LE为低电平时,锁存器存储在引脚LE从高到低转换前一个建立时间时D输入处存在的信息。 当引脚OE为低电平时,八个锁存器的内容可在Q输出(引脚Q0至Q7)处获得。当引脚OE为高电平时,输出进入高阻抗关断状态。输入引脚OE的操作不影响锁存器的状态。 输入可以由3.3V或5V器件驱动。当禁用时,输出端可施加高达5.5V的电压。这些特性允许在混合3.3V和5V应用中使用这些器件作为转换器。 74LVC373A在功能上与74LVC573A相同,但引脚排列不同。
商品特性
- 5V容限输入/输出,可与5V逻辑接口
- 宽电源电压范围从1.2V到3.6V
- CMOS低功耗
- 可直接与TTL电平接口
- 当VCC = 0V时为高阻抗输出
- 符合JEDEC标准:
- JESD8 - 7A(1.65V至1.95V)
- JESD8 - 5A(2.3V至2.7V)
- JESD8 - C/JESD36(2.7V至3.6V)
- ESD保护:
- HBM JESD22 - A114F超过2000V
- MM JESD22 - A115 - B超过200V
- CDM JESD22 - C101E超过1000V
- 工作温度范围为 - 40°C至 + 85°C和 - 40°C至 + 125°C
相似推荐
其他推荐
- 74LVC1G34GF000
- 74LVC1G66GS/S500H
- 74AXP1G125GS125
- 74LVTH16244BDGG118
- 74LVT245PW/AU118
- 74HCT2G17GW/C125
- 74ALVT16827DGG512
- 74AVC16245DGG-Q100118
- 74HC4050D/S400118
- 74HCT244PW-Q100118
- 74AHC1G17GW125
- 74LVC07ABQ-Q100115
- 74AUP1G07GF/S500132
- 74AHCT1G17GW125
- 74ALVCH16543DGG512
- 74LVC07APW/AU118
- 74LVCH162245ADGG112
- 74ALVCH16952DGG118
- 74ALVCH162244DGG112
- 74AHC573BQ-Q100115
- 74LVC2G125GT/S500115
