TPS70702PWPG4

TPS707xx系列器件旨在为TMS320 DSP系列、处理器电源、ASIC、FPGA以及需要双输出电压调节器的数字应用提供完整的电源管理解决方案。排序功能易于编程，使TPS707xx系列成为任何有电源排序要求的TMS320 DSP应用的理想选择。诸如精度、快速瞬态响应、SVS监控电路、手动复位输入和使能功能等差异化特性，提供了完整的系统解决方案。 TPS707xx系列电压调节器提供极低的压降和带上电顺序控制的双输出，主要为DSP应用而设计。这些器件在不使用任何额外滤波旁路电容的情况下具有极低的噪声输出性能，并且设计为具有快速瞬态响应，使用10μF低ESR电容时能保持稳定。 这些器件有固定的3.3V/2.5V、3.3V/1.8V、3.3V/1.5V、3.3V/1.2V以及可调/可调电压选项。调节器1最大可支持250mA，调节器2最大可支持125mA。独立的电压输入允许设计人员配置电源。 由于PMOS器件表现为低值电阻，压降非常低（调节器1典型值为83mV），且与输出电流成正比。此外，由于PMOS传输元件是电压驱动器件，静态电流非常低，且与输出负载无关（在整个输出电流范围内最大为230μA）。该LDO系列还具有睡眠模式；向EN（使能）施加高电平信号可关闭两个调节器，在TJ = +25°C时将输入电流降至1μA。 当EN引脚连接到低电平输入电压时，器件启用。两个调节器的输出电压分别在VSENSE1和VSENSE2引脚处进行检测。 SEQ引脚的输入信号控制两个调节器的上电顺序。当器件启用且SEQ端子拉高或悬空时，VOUT2先开启，VOUT1保持关闭，直到VOUT2达到其稳压输出电压的约83%。此时VOUT1开启。如果VOUT2被拉低至83%以下（例如过载情况），VOUT1关闭。将SEQ端子拉低可反转上电顺序，VOUT1先开启。SEQ引脚连接到内部上拉电流源。 对于每个调节器，都有一个内部放电晶体管，用于在调节器关闭（禁用）时对输出电容进行放电。 PG1引脚报告VOUT1的电压状况，可用于为调节器1供电的电路实现SVS。 TPS707xx具有复位（SVS、POR或上电复位）功能。在欠压情况下，复位输出会在DSP系统和相关数字应用中启动复位。复位指示VOUT2以及两个手动复位引脚（MR1和MR2）的状态。当VOUT2达到其稳压电压的95%且MR1和MR2处于逻辑高电平时，复位在120ms延迟后进入高阻抗状态。当VOUT2的稳压输出电压被拉低至其稳压电压的95%以下（例如过载情况）时，复位变为逻辑低电平。要监控VOUT1，可将PG1输出引脚连接到MR1或MR2。 该器件具有欠压锁定（UVLO）电路，可防止内部调节器在VINI达到2.5V之前开启。

• 用于分离电源应用的双输出电压
• 用于DSP应用的可选上电排序（独立使能输出请参见型号TPS708xx）
• 调节器1输出电流范围为250mA，调节器2为125mA
• 快速瞬态响应
• 电压选项：3.3V/2.5V、3.3V/1.8V、3.3V/1.5V、3.3V/1.2V以及双可调输出
• 带120ms延迟的开漏上电复位
• 调节器1的开漏电源正常指示
• 超低静态电流（典型值190μA）
• 待机期间输入电流为1μA
• 低噪声：无旁路电容时为65μVRMS
• 快速输出电容放电功能
• 两个手动复位输入
• 负载和温度范围内精度为2%
• 欠压锁定（UVLO）功能
• 20引脚PowerPAD TSSOP封装
• 热关断保护