PM5309-FEI

该器件是一款多速率电信背板串行器/解串器，专为2.5 Gbit/s互连应用设计，为SONET/SDH系统中的2.5G线路卡提供高性能背板接口和交叉连接功能。它支持CLOS和基于存储器的交换结构系统，并兼容线性、UPSR和BLSR保护策略。

• 提供1个低速并行TelecomBus接口，工作速率为32位×77.76 MHz。
• 提供3个高速多速率串行背板接口。
• 在单个器件内实现具有STS-1/AU-3交换粒度的10G存储器交换结构。
• 支持任意串行或并行接口之间的无阻塞任播交换。
• 提供两页连接存储器，支持在帧边界处通过软件和硬件控制进行无中断页面交换。
• 提供集成延迟管理，允许在每个输入串行链路上实现任意的SONET/SDH帧对齐。
• 高速串行RASIO接口兼容CML、LVDS和LVPECL电平。
• 在622 Mbit/s链路上支持半字节和双位切片，适用于切片交换架构。
• 集成指针解释器，通过在输出TelecomBus接口上声明有效载荷、J0和J1指示，降低了外部成帧器和映射器的复杂性。
• 允许通过专用的低速串行接口插入和提取TOH字节。
• 为TelecomBus接口上接收的所有路径提供误码率监测。
• 基于TelecomBus接口上接收的B3错误，检测信号劣化（SD-P）和信号失效（SF-P）门限跨越告警。
• 基于标准的A1/A2成帧模式自动对输入链路进行帧同步。
• 通过B1字节的比特间插奇偶校验（BIP-8）提供在线链路验证。
• 可选择在出口流上生成B1字节。
• 为每个输入端口提供帧失步状态信息。
• 为每条链路提供SONET成帧和非成帧的PRBS-23生成与监测功能，用于离线链路验证。
• 支持使用ESSI智能成帧或全局帧脉冲输入信号进行帧同步。
• 使用FIFO和器件级软件可配置延迟寄存器，补偿串行接口之间的帧边界到达时间差。
• 采用低功耗1.2V CMOS核心，数字I/O可选择2.5V或3.3V CMOS/TTL电平。
• 提供通用的16位微处理器总线接口和完整的中断套件，用于配置、控制和状态监控。
• 提供标准的5信号IEEE 1149.1 JTAG测试端口，用于边界扫描板级测试。

• 多业务提供平台
• SONET/SDH数字交叉连接设备
• SONET/SDH分插复用器和终端复用器