AD9546BCPZ-REEL7
双 DPLL 数字时钟同步器
SMT扩展库SMT补贴嘉立创PCB免费打样
- 描述
- 双DPLL数字时钟同步器
- 品牌名称
- ADI(亚德诺)
- 商品型号
- AD9546BCPZ-REEL7
- 商品编号
- C3611588
- 商品封装
- LFCSP-48(7x7)
- 包装方式
- 编带
- 商品毛重
- 0.344克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 时钟消抖 | |
| 最大输出频率 | 2.415GHz | |
| 工作电压 | 1.71V~3.465V;1.71V~1.89V |
| 属性 | 参数值 | |
|---|---|---|
| 输出电平 | - | |
| 输出通道数 | 2 | |
| 工作温度 | -40℃~+85℃ |
商品概述
AD9546集成了数字化时钟技术,可在系统中高效传输和分配时钟信号。数字化时钟技术允许设计灵活且可扩展的时钟传输系统,并能很好地控制相位(时间)对齐。这些特性使AD9546成为网络设备设计的首选,该网络设备必须满足符合ITU - T G.8273.2 Class D标准的IEEE 1588边界时钟的同步要求。数字化时钟技术在需要将频率和相位精确传输到多个使用端点的应用中也很重要(例如,将同步系统参考(SYSREF)时钟分配到一系列ADC通道)。 AD9546支持现有的和新兴的国际电信联盟(ITU)标准,用于通过服务提供商分组网络传输频率、相位和时间(ITU - T G.8262、ITU - T G.812、ITU - T G.813、ITU - T G.823、ITU - T G.824、ITU - T G.825和ITU - T G.8273.2)。 AD9546的10个时钟输出可与多达8个输入参考中的任意一个同步。数字锁相环(DPLL)可降低与外部参考相关的时序抖动,而模拟锁相环(APLL)可提供低抖动输出时钟的频率转换。即使所有参考输入都失效,数字控制环路和保持电路也能持续产生低抖动输出信号。 AD9546采用48引脚LFCSP(7 mm × 7 mm)封装,工作温度范围为 - 40℃至 + 85℃。
商品特性
- 数字化时钟传输子系统
- 9个独立的UTS模块(时间戳出口端口)
- 2个独立的IUTS模块(时间戳入口端口)
- 双DPLL可同步1 Hz至750 MHz的物理层时钟,对噪声参考进行抖动清理并提供频率转换
- 符合ITU - T G.8262和Telcordia GR - 253标准
- 支持Telcordia GR - 1244、ITU - T G.812、ITU - T G.813、ITU - T G.823、ITU - T G.824、ITU - T G.825和ITU - T G.8273.2标准
- 连续频率监测和参考验证,可检测低至50 ppb(5×10⁻⁸)的频率偏差
- 两个DPLL均采用24位分数分频器,具有24位可编程模数
- 可编程数字环路滤波器带宽:0.0001 Hz至1850 Hz
- 2个独立的可编程辅助NCO(1 Hz至65,535 Hz,分辨率 < 1.37 pHz),适用于PTP应用中的IEEE 1588版本2伺服反馈
- 自动和手动保持及参考切换,提供零延迟、无中断或相位建立操作
- 基于优先级的可编程参考切换,支持手动、自动恢复和自动非恢复模式
- 5对时钟输出引脚,每对可作为差分LVDS/HCSL/CML使用,也可作为2个单端输出(1 Hz至500 MHz)
- 2个差分或8个单端输入参考
- 交叉点多路复用器将参考输入连接到PLL
- 支持嵌入式(调制)输入/输出时钟信号
- 快速DPLL锁定模式
- 具备将晶体谐振器或晶体振荡器的低相位噪声与TCXO或OCXO的频率稳定性和精度相结合的内部能力
- 支持外部EEPROM进行自主初始化
- 采用单1.8 V电源供电,内部有稳压功能
- 内置温度监测、报警和温度补偿功能,以增强零延迟性能
应用领域
- 5G定时传输高精度同步
- 全球定位系统(GPS)、精确时间协议(PTP)(IEEE 1588)和同步以太网(SyncE)的抖动清理和同步
- 光传输网络(OTN)、同步数字体系(SDH)以及宏基站和小基站
- 小基站时钟(基带和射频)
- 二级、三级e和三级保持、抖动清理和相位瞬态控制
- 支持JESD204B用于模数转换器(ADC)和数模转换器(DAC)时钟
- 运营商以太网
优惠活动
购买数量
(750个/圆盘,最小起订量 1 个)个
起订量:1 个750个/圆盘
总价金额:
¥ 0.00近期成交0单
相似推荐
其他推荐

