D82C284-8

82C284可为80286处理器及支持组件生成所需的时钟、就绪和复位信号。82C284包含一个晶体控制振荡器、时钟发生器、外设时钟发生器、Multibus就绪同步逻辑和系统复位生成逻辑。 CLK输出为80286系统提供基本的时序控制。CLK的输出特性足以驱动MOS器件。CLK可由内部晶体振荡器或外部源生成，具体由F/C跳线选项选择。当F/C为低电平时，晶体振荡器驱动CLK输出；当F/C为高电平时，EFI输入驱动CLK输出。 82C284为外设提供第二个时钟输出PCLK。PCLK是CLK的二分频。PCLK的占空比为50%，具有MOS输出驱动特性。PCLK通常与内部处理器时钟同步。 82C284的振荡器电路是一个线性皮尔斯振荡器，需要一个外部并联谐振、基模晶体。振荡器的输出经过内部缓冲。所选晶体的频率应为所需内部处理器时钟频率的两倍。晶体的典型负载电容应为32 pF。 由于CLK输出的上升和下降时间非常快，建议在频率高于10 MHz时对CLK线路进行适当端接，以避免信号反射和振铃。 复位逻辑提供RESET输出，使系统进入已知的初始状态。当RES输入有效（低电平）时，RESET输出变为有效（高电平）。在生成RESET输出之前，RES在CLK的下降沿进行内部同步。