这些总线收发器和寄存器专为低压（3.3-V）VCC工作而设计，同时具备向5-V系统环境提供TTL接口的能力。LVTH652器件由总线收发器电路、D型触发器和控制电路组成，用于从数据总线直接或从内部存储寄存器进行多路复用数据传输。输出使能（OEAB和OEBA）输入用于控制收发器功能，选择控制（SAB和SBA）输入用于选择传输实时数据还是存储数据。选择控制所用电路消除了多路复用器在实时数据和存储数据切换期间出现的典型解码毛刺。低电平输入选择实时数据，高电平输入选择存储数据。A总线或B总线上的数据，或两者的数据，都可以在对应时钟（CLKAB或CLKBA）输入的低到高跳变时存储到内部D型触发器中，不受选择或使能控制引脚的影响。当SAB和SBA处于实时传输模式时，可以通过同时使能OEAB和OEBA来在不使用内部D型触发器的情况下存储数据。在此配置中，每个输出会增强其输入；因此，当两条总线的所有其他数据源都处于高阻抗状态时，每组总线会保持其最后状态。提供有源总线保持电路，可将未使用或浮动的数据输入保持在有效逻辑电平。不建议在总线保持电路中使用上拉或下拉电阻。当VCC处于0 V 至 1.5 V之间时，器件在上电或掉电期间处于高阻抗状态。但是，为了确保1.5 V以上的高阻抗状态，反向OE应通过上拉电阻连接到VCC，OE应通过下拉电阻连接到GND；电阻的最小值由驱动器的灌电流/拉电流能力决定。本器件使用Ioff和上电三态功能，完全符合热插拔应用要求。Ioff电路会禁用输出，防止器件掉电时产生有害的反向电流。上电三态电路在上电和掉电期间将输出置于高阻抗状态，防止驱动器冲突。数据输出功能可以通过OEAB或OEBA的各种电平组合来使能或禁用。数据输入功能始终处于使能状态，即总线端子上的数据会在时钟输入的每个低到高跳变时存储。选择控制为低电平时，时钟可同时发生。选择控制为高电平时，时钟必须交错以加载两个寄存器。

	属性	参数值
	商品目录	缓冲器/驱动器/收发器
	输入类型	TTL兼容CMOS
	输出类型	三态
	工作电压	2.7V~3.6V
	元件数	1
	每个元件位数	8
	通道类型	双向

	属性	参数值
	灌电流(IOL)	64mA
	拉电流(IOH)	32mA
	系列	74LVTH
	工作温度	-40℃~+85℃
	静态电流(Iq)	190uA
	传播延迟(tpd)	5.2ns@3.3V,50pF
	功能特性	热插拔支持；掉电隔离；输出使能；总线保持

SN74LVTH652DBRE4

商品参数

商品概述

商品特性