CD74HC646E

同步可编程÷计数器：N=3至9999或15999 可预设的减法计数器 全静态操作 初始十进制计数功能（÷10、8、5、4、2）的模式选择控制 主预设初始化 可锁存的÷N输出

RCA-CD54/74HC4059和CD54/74HCT4059是高速硅栅器件，与CD4000B系列中的CD4059B器件引脚兼容。这些器件是可以编程为将输入频率除以从3到15,999之间的任意数字N的除N减法计数器。输出信号是一个脉冲宽度为一个时钟周期的信号，其发生速率等于输入频率除以N。通过16个并行输入对减法计数器进行预设。

三个模式选择输入Ka、Kb和Kc根据表I所示的真值表确定第一和最后一个计数部分的模（“除以”数）。每当第一个（最快的）计数部分完成一个周期时，它就会减少中间计数部分和最后一个计数部分中预设（并行输入）的数值。最后一个计数部分由不需要用于操作第一个计数部分的触发器组成。例如，在÷2模式下，第一个计数部分只需要一个触发器。因此，最后一个计数部分有三个触发器，可以预设为最大计数值为七，并具有千位的位值。如果需要÷10作为第一部分，则将Ka设置为“高”，Kb设置为“高”，Kc设置为“低”。使用并行输入J1、J2、J3和J4来预设第一个计数部分，并且没有最后一个计数部分。中间计数部分由三个级联的BCD十进制（÷10）计数器组成，可以通过并行输入J5至J16进行预设。

模式选择输入允许频率合成器通道间隔为10、12.5、20、25或50部分。这些输入在第一个计数部分除以5或10时将N的最大值设置为9999，或者在第一个计数部分除以8、4或2时将N的最大值设置为15,999。

中间计数器的三个十年可以预设为二进制15而不是二进制9，同时它们的位值仍然为1、10和100，乘以÷N模式的数字。例如，在÷8模式下，开始计数的数字可以预设为：第三十年：1500，第二十年：150，第一十年：15，最后一个计数部分：1000。这些数字的总和（2665）乘以8等于21,320。第一个计数部分可以预设为7。因此，在÷8模式下的最大可能计数值为21,327。

各种模式的最高计数值如表I中的扩展计数范围列所示。控制输入Kb和Kc可用于启动并将计数器锁定在“主预设”状态。在这种状态下，计数器中的触发器根据并行输入进行预设，并且只要Kb和Kc都保持低电平，计数器就保持该状态。当选择除主预设模式以外的其他计数模式时，计数器从预设状态开始向下计数。

在选择÷5模式之前，应始终将计数器置于主预设模式。每当使用主预设模式时，必须至少应用3个完整的时钟脉冲使控制信号Kb = “低”和Kc = “低”。在将主预设模式输入更改为其中一个÷模式后，下一个正向时钟转换会改变内部触发器，以便在第二个正向时钟转换时开始倒计时。因此，在MP（主预设）模式之后，输出变高之前总是有一个额外的计数。图1说明了总计数为3（÷8模式）的情况。如果主预设模式在输出脉冲前两个时钟周期或更少的时间内开始，输出脉冲将在预定时间出现。如果不使用主预设模式，当输出脉冲出现时，计数器将跳回到“并行输入”计数。

在锁存使能输入上施加“高”电平会导致一旦输出脉冲发生，计数器输出保持高电平，并一直保持高电平状态直到锁存输入返回“低”电平。如果锁存使能为“低”，则输出脉冲仅在一个时钟输入信号周期内保持高电平。