ST16C650A*1是一款通用异步收发器（UART），引脚与ST16C550 UART兼容。650A是一款增强型UART，具有32字节FIFO、自动硬件/软件流控制功能，数据速率高达1.5Mbps。板载状态寄存器可为用户提供错误指示和操作状态信息。它包含调制解调器接口控制功能，可选择配置为与红外（IrDA）编码器/解码器配合使用。系统中断可根据用户需求进行定制。内部回环功能支持板载诊断。650A提供40引脚PDIP、44引脚PLCC和48引脚TQFP封装。40引脚封装不支持PC模式。44引脚和48引脚版本同时提供标准（STD）模式和PC ISA总线（PC）模式。STD模式与ST16C450和ST16C550兼容，而PC模式允许连接到PC ISA总线。
650A为发送器和接收器部分提供串行异步接收数据同步、并行到串行以及串行到并行的数据转换功能。这些功能对于将串行数据流转换为数字数据系统所需的并行数据是必不可少的。串行数据流的同步是通过在发送数据中添加起始位和停止位以形成数据字符（面向字符的协议）来实现的。通过为数据字符附加奇偶校验位来确保数据完整性。接收器会检查奇偶校验位以检测任何传输位错误。要实现所有这些功能的电子电路相当复杂，尤其是在单个集成硅芯片上制造时。ST16C650A就是这样一款具有强大增强功能的集成芯片。650A采用先进的CMOS工艺制造。
650A是一款升级版产品，提供32字节的发送和接收FIFO存储器，而16C550仅提供16字节，16C450则没有。650A专为与高速调制解调器和共享网络环境配合使用而设计，这些环境需要快速的数据处理时间。更大的发送和接收FIFO使650A的性能得到提升。这使得外部处理器在给定时间内能够处理更多的网络任务。例如，具有16字节FIFO的ST16C550在1.53毫秒内卸载16字节的接收数据（此示例使用11位字符长度，包括115.2Kbps下的起始/停止位）。这意味着外部CPU必须每隔1.53毫秒对接收FIFO进行一次服务。然而，650A的32字节FIFO使得数据缓冲区在3.05毫秒内无需卸载/加载数据。这延长了服务间隔，为外部CPU提供了更多时间用于其他应用，并减少了UART的总体中断服务时间。此外，4种可选的FIFO触发中断级别和自动硬件/软件流控制功能，特别适用于多通道环境，可实现最大的数据吞吐量。上述特性的结合大大降低了外部控制CPU的带宽需求，提高了性能，并降低了功耗。
用户可使用两种数据总线接口。PC模式允许直接连接到PC ISA总线，而STD模式的操作类似于16C450/550上的标准CPU接口。当选择PC模式时，可省去PC COM端口地址解码和芯片选择所需的外部逻辑电路。这些功能在650A内部实现。
650A在24MHz晶体或外部时钟输入的情况下，能够以1.5Mbps的速率运行。使用14.7464MHz的晶体，并通过软件选项，用户可以选择高达460.8Kbps或921.6Kbps的数据速率。
通过内部寄存器可实现650A丰富的功能特性。自动硬件/软件流控制、可选的发送和接收FIFO触发级别、可选的TX和RX波特率、红外编码器/解码器接口、调制解调器接口控制以及睡眠模式均为标准功能。此外，44/48引脚封装还提供PC模式、两条额外的三态中断线和一个可选的开源中断输出。开源中断方案允许在“线或”操作中组合多个中断，从而减少大型系统中的中断线数量。上电复位或外部复位后，650A在软件上与前代UART（16C450和16C550）兼容。
