MC100EP195FA

MC10/100EP195是一款可编程延迟芯片（PDC），主要用于时钟去偏斜和时序调整。它能对差分NECL/PECL输入转换提供可变延迟。延迟部分由一个可编程的门和多路复用器矩阵组成。该芯片的延迟增量具有约10 ps的数字可选分辨率，净范围可达10.2 ns。所需延迟由10个数据选择输入D[9:0]的值选择，并由LEN（引脚10）控制。LEN为低电平时允许通过D[9:0]进行实时延迟值的透明加载模式。LEN从低到高的转换将锁定并保持当前值，不受D[10:0]后续变化的影响。不同抽头数对应的近似延迟值与D0（LSB）到D9（MSB）相关，在表6和图4中展示。由于EP195采用多路复用器链设计，它有2.2 ns的固定最小延迟。额外的引脚D10用于控制引脚14和15（CASCADE和CASCADE），也由LEN锁存，用于级联多个PDC以增加可编程范围。级联逻辑允许对多个PDC进行完全控制。将D[0:9]从所有“1”状态（SETMAX为低）切换到所有“0”状态（SETMAX为高），延迟将增加相当于“D0”的最小增量。选择输入引脚D[10:0]可通过VEF（引脚7）和VCF（引脚8）之间的互连组合进行阈值控制，以适应LVCMOS、ECL或LVTTL电平信号。对于LVCMOS输入电平，让VCF和VEF开路。对于ECL操作，将VCF和VEF（引脚7和8）短路。对于LVTTL电平操作，将1.5V电源参考连接到VCF，并让VEF引脚开路。通过在3.3V电源下在VCF和VEE之间放置一个2.2kΩ电阻，可以为VCF引脚提供1.5V参考电压。VBB引脚是一个内部生成的电压源，仅可供该器件使用。对于单端输入条件，未使用的差分输入连接到VBB作为开关参考电压。VBB也可对交流耦合输入进行重新偏置。使用时，通过一个0.01μF电容对VBB和VCC进行去耦，并将电流源或吸收限制在0.5mA。不使用时，VBB应保持开路。100系列包含温度补偿。最大输入时钟频率典型值>1.2 GHz。

• 可编程范围：0 ns至10 ns
• 延迟范围：2.2 ns至12.2 ns
• 10 ps增量
• PECL模式工作范围：VCC = 3.0 V至3.6 V，VEE = 0 V
• NECL模式工作范围：VCC = 0 V，VEE = -3.0 V至 -3.6 V
• 开放输入默认状态
• 输入上有安全钳位
• EN引脚为逻辑高电平时将强制Q为逻辑低
• D[10:0]可接受ECL、LVCMOS或LVTTL输入
• VBB输出参考电压
• 提供无铅封装