74LV165D/AU118

74LV165是一个8位并行加载或串行输入移位寄存器，最后一级提供互补串行输出（Q7和Q7（上划线））。当并行加载输入（PL）为低电平时，来自输入D0至D7的并行数据将异步加载到寄存器中。当输入PL为高电平时，数据在输入DS处串行进入寄存器。在每个时钟上升沿，数据向右移动一位（Q0 → Q1 → Q2等）。此特性允许通过将输出Q7连接到下一级的输入DS来扩展并行到串行转换器。 时钟输入采用或门结构，允许将一个输入用作低电平有效时钟使能输入（CE）。输入CP和CE的引脚分配是任意的，为方便布局可以互换。为确保可预测的操作，输入CE的低到高转换应仅在CP为高电平时发生。在PL从低到高转换之前，CP或CE应至少有一个为高电平，以防止在PL激活时数据移位。

• 宽电源电压范围：1.0 V至5.5 V
• 适用于同步并行到串行应用
• 针对低电压应用进行优化：1.0 V至3.6 V
• 同步串行输入，便于扩展
• 闩锁性能超过250 mA
• 输入/输出可承受5.5 V电压
• 可直接与TTL电平（2.7 V至3.6 V）接口
• 具有掉电模式
• 符合JEDEC标准：
  • JESD8 - 5（2.3 V至2.7 V）
  • JESD8B/JESD36（2.7 V至3.6 V）
  • JESD8 - 1A（4.5 V至5.5 V）
• ESD保护：
  • HBM JESD22 - A114 - A超过2000 V
  • MM JESD22 - A115 - A超过200 V
• 工作温度范围：-40°C至+85°C和-40°C至+125°C