温馨提醒：图片仅供参考，商品以实物为准

LC4064ZE-7TN48I

SMT扩展库SMT补贴嘉立创PCB免费打样

品牌名称: LATTICE(莱迪思)
商品型号: LC4064ZE-7TN48I
商品编号: C3292792
商品封装: TQFP-48(7x7)
包装方式: 托盘
商品毛重: 0.831克(g)

商品参数

商品概述

高性能的ispMACH 4000ZE系列提供了一种超低功耗的CPLD解决方案。该新系列基于业界领先的ispMACH 4000架构。在保留上一代产品优点的基础上，ispMACH 4000ZE架构着重进行了重大创新，将高性能与低功耗相结合，打造出一个灵活的CPLD系列。例如，该系列的新型Power Guard功能可防止因不必要的I/O引脚活动而导致内部逻辑翻转，从而最大程度地降低动态功耗。 ispMACH 4000ZE将高速、低功耗与易于设计所需的灵活性相结合。凭借其强大的全局路由池和输出路由池，该系列产品首次布局成功率高、时序可预测性好、路由能力强、引脚输出保留性佳且密度迁移方便。 ispMACH 4000ZE系列的宏单元密度范围为32至256个。在Thin Quad Flat Pack (TQFP)、Chip Scale BGA (csBGA)和Ultra Chip Scale BGA (ucBGA)封装中，有多种密度 - I/O组合可供选择，引脚/焊球数量从32到144个不等。该器件包含一个用户可编程的内部振荡器和一个定时器，可用于LED控制、键盘扫描器等类似的内务管理型状态机任务。此功能可选择禁用以节省功耗。 ispMACH 4000ZE系列具有增强的系统集成能力。它支持1.8V电源电压以及3.3V、2.5V、1.8V和1.5V接口电压。此外，当I/O组配置为3.3V工作时，输入可安全驱动至5.5V，使该系列产品具备5V容限。ispMACH 4000ZE还提供了增强的I/O特性，如压摆率控制、PCI兼容性、总线保持锁存器、上拉电阻、下拉电阻、开漏输出和热插拔功能。上拉、下拉和总线保持功能可按“每引脚”进行控制。ispMACH 4000ZE系列产品可通过IEEE标准1532接口进行1.8V在系统编程。IEEE标准1149.1边界扫描测试功能还允许在自动化测试设备上进行产品测试。1532接口信号TCK、TMS、TDI和TDO以VCC（逻辑核心）为参考。

商品特性

fMAX = 260MHz 最大工作频率
tpD = 4.4 ns 传播延迟
多达四个全局时钟引脚，具备可编程时钟极性控制
每个输出最多80个乘积项
灵活的CPLD宏单元，具有独立的时钟、复位、预置和时钟使能控制
多达四个全局OE控制
每个I/O引脚有独立的本地OE控制
出色的首次布局成功率和重新布局能力
宽输入选通（36个输入逻辑块），适用于快速计数器、状态机和地址解码器
典型待机电流低至10μA
1.8V内核；低动态功耗
最低可在1.6V VCC下工作
是对功耗敏感的消费类应用的理想解决方案
每引脚可进行上拉、下拉或总线保持控制
具备多个使能信号的Power Guard功能
32至256个宏单元
支持多种温度范围 – 商用：结温（Tj）0至90℃ – 工业用：结温（Tj） - 40至105℃
节省空间的ucBGA和csBGA封装
可与3.3V、2.5V、1.8V或1.5V LVCMOS I/O接口配合工作
适用于LVCMOS 3.3、LVTTL和PCI接口的5V容限I/O
支持热插拔
可选开漏输出
可编程输出压摆率
与3.3V PCI兼容
I/O引脚具有快速建立路径
输入迟滞
1.8V内核电源
可进行IEEE 1149.1边界扫描测试
符合IEEE 1532在系统配置（ISC）标准
使用边界扫描测试访问端口（TAP）进行1.8V在系统编程（ISP）
有无铅封装选项
片上用户振荡器和定时器

数据手册PDF

放大查看下载PDF

优惠活动

购买数量

(250个/托盘，最小起订量 1 个)

个

起订量：1 个250个/托盘

总价金额：

￥ 0.00

近期成交0单

	属性	参数值
	商品目录	可编程逻辑器件(CPLD/FPGA)
	类型	其它PLD
	工作电压(VCCIO)	1.7V~1.9V

	属性	参数值
	逻辑单元数	-
	逻辑阵列块数量	4
	工作温度	-40℃~+105℃