温馨提醒：图片仅供参考，商品以实物为准

OR3L225B8BM680-DB

SMT扩展库SMT补贴嘉立创PCB免费打样

品牌名称: LATTICE(莱迪思)
商品型号: OR3L225B8BM680-DB
商品编号: C3292668
商品封装: PBGAM-680(35x35)
包装方式: 袋装
商品毛重: 1克(g)

商品参数

商品特性

高性能、高性价比，采用0.25 µm五层金属工艺。
2.5 V内部电源电压和3.3 V I/O电源电压，兼顾速度与兼容性。
0.25 µm工艺下，可用门数多达340,000个。
0.25 µm工艺下，用户I/O多达612个。（OR3LxxxB I/O可承受5 V电压，使用3.3 V I/O电源时，可按引脚选择与3.3 V和5 V器件互连。）
双四可编程功能单元（PFU）架构，每个PFU包含八个16位查找表（LUT），以两个半字节形式组织，适用于半字节或字节宽度的功能。允许在单个PFU中混合执行算术和逻辑功能。
每个PFU有九个用户寄存器，每个LUT后接一个，外加一个额外寄存器。所有寄存器都有可编程时钟使能和本地置位/复位功能，每个PFU还可禁用全局置位/复位。
PFU的灵活输入结构（FINS）增强了共享输入LUT的布线能力，以及独立输入LUT的逻辑灵活性。
快速进位逻辑和相邻PFU间的布线，适用于半字节、字节或更长的算术功能，可选择对PFU进位输出进行寄存。软连线LUT（SWL）允许在单个PFU中快速级联多达三级的LUT逻辑。补充逻辑和互连单元（SLIC）在每个可编程逻辑单元（PLC）中提供三态缓冲器、多达10位的解码器和类似PAL的与-或-非（AOI）逻辑。
丰富的分层布线资源，基于每组两条数据半字节线和两条控制线，实现更快的布局布线，减少布线延迟。驱动能力可单独编程：灌电流12 mA/拉电流6 mA或灌电流6 mA/拉电流3 mA。
内置边界扫描（IEEE 1149.1 JTAG）和可测试性功能，可将所有I/O引脚置为三态。增强型系统时钟布线，适用于片上或任意I/O产生的低偏斜、高速时钟。多达四个ExpressCLK输入，可实现片上和片外信号的极快速时钟控制，并可访问内部通用时钟布线。
StopCLK功能，可根据用户命令无干扰地独立停止/启动ExpressCLK。

数据手册PDF

放大查看下载PDF

优惠活动

购买数量

(1个/袋，最小起订量 1 个)

个

起订量：1 个1个/袋

近期成交0单

	属性	参数值
	商品目录	可编程逻辑器件(CPLD/FPGA)
	类型	-
	工作电压(VCCIO)	-
	逻辑单元数	11552

	属性	参数值
	逻辑阵列块数量	-
	内嵌式块RAM(eRAM)	189440bit
	工作温度	0℃~+70℃