PALCE26V12H-10JC/4
PALCE26V12H-10JC/4
- 品牌名称
- LATTICE(莱迪思)
- 商品型号
- PALCE26V12H-10JC/4
- 商品编号
- C3292321
- 商品封装
- PLCC-28(11.5x11.5)
- 包装方式
- 袋装
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 可编程逻辑器件(CPLD/FPGA) | |
| 类型 | PAL | |
| 工作电压(VCCIO) | 4.75V~5.25V |
| 属性 | 参数值 | |
|---|---|---|
| 逻辑单元数 | - | |
| 逻辑阵列块数量 | - | |
| 工作温度 | - |
商品概述
PALCE26V12是广受欢迎的PAL22V10架构的28引脚版本。它采用低功耗、高速、电可擦除CMOS技术制造,具有许多独特优势。 器件逻辑会根据用户的设计规格自动配置。设计软件简化了设计过程,允许根据布尔方程或状态方程自动创建编程文件。该软件还可用于验证设计,并能为已编程器件提供测试向量。 PALCE26V12采用了常见的积之和(与/或)架构,使用户能够轻松高效地实现复杂逻辑功能。利用PAL器件中可用的超宽输入门,多级组合逻辑总能简化为积之和形式。这些功能通过与逻辑阵列和宏单元中的电可擦除浮栅单元编程到器件中。在未编程状态下,所有与项均为高电平浮空。如果任何输入的原码和反码都被连接,则该项将永久为低电平。 这些与项连接到固定的或阵列,输出端的与项分布范围为8到16个不等。与项的或和结果输入到输出宏单元。每个宏单元可被编程为寄存器型或组合型,高电平有效或低电平有效,还支持寄存器型I/O。触发器可由两个时钟输入之一提供时钟信号。输出配置由控制每个宏单元中三个多路复用器的四位决定。
商品特性
- 28引脚通用PAL可编程逻辑器件架构
- 电可擦除CMOS技术在高速(7.5 ns传播延迟)下功耗减半(仅115 mA)
- 14个专用输入和12个输入/输出宏单元,架构灵活
- 宏单元可为寄存器型或组合型,高电平有效或低电平有效
- 不同的与项分布,每个输出最多可支持16个与项
- 两个时钟输入,实现独立功能
- 全局异步复位和同步预置,用于初始化
- 寄存器预加载,便于测试,上电时内置寄存器复位
- 节省空间的28引脚SKINNYDIP和PLCC封装
- 中间VCC和GND引脚,改善信号特性
- 通过FusionPLD合作伙伴提供广泛的第三方软件和编程支持
优惠活动
购买数量
(1个/袋,最小起订量 1 个)个
起订量:1 个1个/袋
近期成交0单
相似推荐
其他推荐
- ISPLSI-2032VL-110LT48
- OR2T40A6BA352I-DB
- ISPLSI2128VL-100LT176
- OR2T15B7BA256I-DB
- LC5512B-75Q208C
- OR2T15B7S208-DB
- ISPLSI-2032VL-180LB49
- GAL16LV8C-7LJN
- ISPGAL22V10AB-75LN
- OR2C15A4PS240-DBA1357
- ISPLSI-2032VL-135LJ44
- OR2C12A4S208-DBA1357
- OR3L165B7BM680I-DB
- OR2T15B8BA352-DB
- MACH111-5VC
- OR2T04A4T100-DB
- OR2C06A4J160-DB
- MACH230-15JC
- PALCE20RA10H-20PC
- OR2T10A4S240-DB
- PALCE16V8Z-25SC

