EPF10K100ABI356-2N

业界首款嵌入式可编程逻辑器件（PLD）。基于可重构的CMOS SRAM元件，灵活逻辑元件矩阵（FLEX）架构集成了实现常见门阵列宏功能所需的所有特性。FLEX 10K系列器件的门数高达250,000个，具备足够的密度、速度和特性，可将包括多个32位总线在内的整个系统集成到单个器件中。 FLEX 10K器件具有可重构性，允许在发货前进行100%测试。因此，设计人员无需为故障覆盖目的生成测试向量。此外，设计人员无需管理不同ASIC设计的库存；FLEX 10K器件可在电路板上配置以实现所需的特定功能。 FLEX 10K架构与嵌入式门阵列的架构类似，嵌入式门阵列是门阵列市场中增长最快的细分领域。与标准门阵列一样，嵌入式门阵列在传统的“门海”架构中实现通用逻辑。此外，嵌入式门阵列具有专用的芯片区域，用于实现大型专用功能。与标准门阵列相比，通过在硅片中嵌入功能，嵌入式门阵列可减少芯片面积并提高速度。

• 业界首款嵌入式可编程逻辑器件（PLD）系列，提供可编程片上系统（SOPC）集成
• 嵌入式阵列，用于实现宏功能，如高效存储器和专用逻辑功能；逻辑阵列，用于实现通用逻辑功能
• 高密度
• 支持MultiVoltTM I/O接口
• FLEX 10KA器件中的输入引脚可承受5.0 V电压
• 低功耗（大多数器件在待机模式下的典型功耗小于0.5 mA）
• FLEX 10K和FLEX 10KA器件支持外围组件互连专业兴趣小组（PCI SIG）的PCI局部总线规范2.2版
• FLEX 10KA器件包括上拉钳位二极管，可逐引脚选择以符合3.3 V PCI标准
• 部分FLEX 10KA器件支持负载数量为八个或更少的5.0 V PCI总线
• 内置联合测试行动小组（JTAG）边界扫描测试（BST）电路，符合IEEE Std. 1149.1 - 1990标准，且无需占用任何器件逻辑
• 器件采用先进工艺制造，工作电源电压为3.3 V或5.0 V
• 可通过外部配置器件、智能控制器或JTAG端口进行在线可重构（ICR）
• 具备ClockLockTM和ClockBoostTM选项，可减少时钟延迟/偏差并实现时钟倍频
• 内置低偏差时钟分配树
• 所有器件均进行100%功能测试；无需测试向量或扫描链
• 灵活的互连方式
• FastTrack®互连连续布线结构，可实现快速、可预测的互连延迟
• 专用进位链，用于实现快速加法器、计数器和比较器等算术功能（软件工具和宏功能会自动使用）
• 专用级联链，用于实现高速、高扇入逻辑功能（软件工具和宏功能会自动使用）
• 三态仿真，用于实现内部三态总线
• 多达六个全局时钟信号和四个全局清零信号
• 强大的I/O引脚
• 每个引脚都有独立的三态输出使能控制
• 每个I/O引脚都有开漏选项
• 可编程输出压摆率控制，可降低开关噪声
• FLEX 10KA器件支持热插拔
• 外围寄存器，可实现快速建立和时钟到输出延迟
• 灵活的封装选项
• 与同一封装中的其他FLEX 10K器件引脚兼容
• 细间距球栅阵列（FineLine BGA）封装可最大限度提高电路板空间利用率
• 由适用于基于Windows的PC、Sun SPARCstation和HP 9000系列700/800工作站的Altera开发系统提供软件设计支持和自动布局布线功能
• 由EDIF 200和300网表文件、参数化模块库（LPM）、DesignWare组件、Verilog HDL、VHDL以及与Cadence、Exemplar Logic、Mentor Graphics、OrCAD、Synopsys、Synplicity、VeriBest和Viewlogic等制造商的流行EDA工具的其他接口提供额外的设计输入和仿真支持