54182J/B

SN54182、SN54S182、SN74182和SN74S182是高速先行进位发生器，能够预测四个二进制加法器或一组加法器的进位。它们可以级联以实现n位加法器的全先行进位。进位、产生进位和传播进位功能如上述引脚指定表中所列。当与'181、'LS181或'S181算术逻辑单元（ALU）配合使用时，这些发生器可为任何字长提供高速先行进位能力。每个'182或'S182可在一组四个ALU上产生先行进位（预测进位），此外，还可采用其他先行进位电路来预测多达n位的四个先行进位封装部分的进位。在典型应用数据中说明了级联'182或'S182电路以实现多级先行进位的方法。先行进位发生器的进位功能（输入、输出、产生和传播）以兼容形式实现，可直接连接到ALU。如'181、'LS181和'S181数据表中所解释的进位功能重新解释也适用于先行进位发生器并与之兼容。'182和'S182的逻辑方程为：C(n + x) = G0 + P0C(n)；C(n + y) = G1 + P1G0 + P1P0C(n)；C(n + z) = G2 + P2G1 + P2P1G0 + P2P1P0C(n)，G（上划线） = (G3 + P3G2 + P3P2G1 + P3P2P1G0)（上划线），P（上划线） = (P3P2P1P0)（上划线）；或者C(n + x)（上划线） = (Y0(X0 + C(n)))（上划线），C(n + y)（上划线） = (Y1[X1 + Y0(X0 + C(n))])（上划线），C(n + z)（上划线） = (Y2{X2 + Y1[X1 + Y0(X0 + C(n))]})（上划线），Y = Y3(X3 + Y2)(X3 + X2 + Y1)(X3 + X2 + X1 + Y0)，X = X3 + X2 + X1 + X0。