S82438FX

82430Fx PCI 集成包含 82437Fx 系统控制器 (TSC)、两个 82438Fx 数据路径 (TDP) 和 82371FB PCI ISA IDE 加速器 (PIIx)。PCI 集成构成主机到 PCI 桥，并提供二级缓存控制和到主内存的完整 64 位数据路径。TSC 集成缓存和主内存 DRAM 控制功能，并为 CPU、缓存、主内存和 PCI 总线之间传输提供总线控制。二级 (L2) 缓存控制器支持 256 Kbytes 和 512 Kbytes 缓存大小的写回缓存策略。也支持无缓存设计。缓存存储器可以使用标准突发或流水线突发 SRAM 实现。外部 Tag RAM 用于地址标签，内部 Tag RAM 用于缓存行状态位。对于 TSC 的 DRAM 控制器，支持五行，用于最多 128 Mbytes 的主内存。TSC 优化的 PCI 接口允许 CPU 在所有频率下维持到图形帧缓冲区的最高可能带宽。通过使用窥探提前功能，TSC 允许 PCI 主机实现完整的 PCI 带宽。TDP 提供 CPU、缓存、主内存和 PCI 之间的数据路径。为了提高系统性能，TDP 包含读预取和发布写缓冲区。

两个 TDP 提供 64 位数据路径到主机和主内存，并提供 16 位数据路径 (PLINK) 在 TSC 和 TDP 之间。PLINK 提供 CPU 到 PCI 访问和 PCI 到主内存访问的数据路径。TSC 和 TDP 总线接口设计用于 3V 和 5V 总线。TSC 和 TDP 直接连接到 Pentium 处理器 3V 主机总线、5V 或 3V 主内存 DRAM，并且 TSC 直接连接到 5V PCI 总线。

DRAM 接口是 64 位数据路径，支持标准页模式和扩展数据输出 (EDO)（也称为超页模式）内存。DRAM 接口支持 4 Mbytes 到 128 Mbytes，可用五条 RAS 行，并支持 512K、1M、2M 和 4M 深 DRAM 的对称和非对称寻址。

TSC 支持写回缓存策略，提供所有必要的窥探功能和查询周期。二级缓存是直接映射的，支持使用突发、流水线突发或标准 SRAM 的 256-Kbyte 或 512-Kbyte SRAM 配置。3-1-1-1 配置的突发 256-Kbyte 性能适用于读写周期，流水线背靠背读取可以维持 3-1-1-1-1-1-1-1 的传输速率。

两个 TDP 创建 64 位 CPU 和主内存数据路径。TDP 还与 TSC 的 16 位 PLINK 芯片间总线接口，用于 PCI 事务。64 位内存路径和 16 位 PLINK 总线的组合使 TDP 成为一种具有成本效益的解决方案，提供最佳的 CPU 到主内存性能，同时保持较小的封装尺寸（每个 100 引脚）。

PCI 接口符合 2.0 标准，除了 PIIx 总线主机请求外，还支持最多 4 个 PCI 总线主机。虽然 TSC 和 TDP 共同提供 PCI 和主内存之间的接口，但只有 TSC 连接到 PCI 总线。

TSC 和 TDP 共同包含用于优化数据流的缓冲区。为 CPU 到主内存写入、二级缓存写回周期和 PCI 到主内存传输提供深度为四 Qword 的缓冲区。该缓冲区用于实现 3-1-1-1 的发布写入主内存。为 CPU 到 PCI 写入提供深度为四 Dword 的缓冲区。此外，还提供深度为四 Dword 的 PCI 写入缓冲区，该缓冲区与 DRAM 写入缓冲区结合使用，为 PCI 到主内存写入提供深度为 12 Dword 的缓冲。