LF80538NE0201M
LF80538NE0201M
SMT扩展库SMT补贴嘉立创PCB免费打样
- 品牌名称
- Intel/Altera
- 商品型号
- LF80538NE0201M
- 商品编号
- C3247606
- 商品封装
- FCPGA-478(35x35)
- 包装方式
- 袋装
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 单片机(MCU/MPU/SOC) | |
| CPU内核 | 其他 |
| 属性 | 参数值 | |
|---|---|---|
| CPU最大主频 | 1.46GHz |
商品特性
- 芯片上1MB二级缓存，采用高级传输缓存架构
- 支持具有动态执行功能的Intel架构
- 芯片上32KB一级指令缓存和32KB回写数据缓存
- 数据预取逻辑
- 流式SIMD扩展2（SSE2）和流式SIMD扩展3（SSE3）
- Celeron M处理器和Celeron M超低电压处理器提供533MHz前端总线
- 数字热传感器
- Celeron M是一款单核处理器，提供Micro-FCPGA和Micro-FCBGA两种封装
- Celeron M超低电压处理器仅提供Micro-FCBGA封装
- 支持Execute Disable Bit以增强安全性
- 维持对MMX技术、流式SIMD指令的支持，并与IA-32软件完全兼容
- 特性包括芯片上32KB一级指令和数据缓存以及1MB二级缓存，采用高级传输缓存架构
- 数据预取逻辑推测性地在L1缓存请求发生之前将数据预取到L2缓存，从而减少总线周期惩罚
- 包括数据缓存单元流器，通过更早地请求L1预热来增强L2预取器的性能
- 增强的写顺序缓冲区深度有助于提高写回延迟性能
- 支持称为流式SIMD扩展3（SSE3）的13条新指令
- 前端总线（FSB）利用分裂事务、延迟回复协议
- 4倍数据总线每总线时钟可以传输四次数据，被称为“四倍泵送”或4倍数据总线
- 2倍地址总线每总线时钟可以传输两次地址，被称为“双倍时钟”或2倍地址总线
- 提供高达4.26GB/秒的数据总线带宽
- 使用具有低功耗增强功能的高级Gunning收发器逻辑（AGTL+）信号技术
- 实现自动停止、停止授权和深度睡眠低功耗状态
- 采用可插拔微倒装芯片引脚栅格阵列（Micro-FCPGA）和表面贴装微倒装芯片球栅阵列（Micro-FCBGA）封装技术
- 支持Execute Disable Bit功能
- 集成FSB低功耗增强功能，包括动态FSB断电、BPRI#控制地址和控制输入缓冲器、动态总线驻留、动态片上终端禁用以及低VCCP（I/O终端电压）
- 集成了控制处理器数据总线输入缓冲器的DPWR#信号
- 当处理器处于降低功耗状态时，集成了被置位的PSI#信号
- 大多数Celeron M处理器FSB信号使用高级Gunning收发器逻辑（AGTL+）信号技术
- AGTL+输入需要参考电压（GTLREF）
- 使用七个电压识别引脚VID[6:0]，支持电源电压的自动选择
- 使用差分时钟实现
- BCLK[1:0]直接控制FSB接口速度以及处理器的核心频率
- 核心频率是BCLK[1:0]频率的倍数
- 总线比率乘数将在制造时设置为其默认比率
- 使用由处理器VID电路驱动的CMOS输出用于VID引脚
- 无论何时电压调节器的供电稳定，电源特性必须稳定
- 大量VCC（电源）和VSS（地）输入，用于清洁的片上电源分配
- 调节器解决方案需要提供低有效串联电阻（ESR）的大容量电容，并保持从调节器到插座的低互连电阻
- 系统主板也必须提供适当的去耦以保证AGTL+总线的正常工作
- 处理器核心频率是BCLK[1:0]频率的倍数
- Celeron M处理器使用差分时钟实现
- Celeron M处理器总线比率乘数将在制造时设置为其默认比率
- Celeron M处理器使用由处理器VID电路驱动的CMOS输出用于VID引脚
- 无论何时电压调节器的供电稳定，电源特性必须稳定
- 大量VCC（电源）和VSS（地）输入，用于清洁的片上电源分配
- 调节器解决方案需要提供低有效串联电阻（ESR）的大容量电容，并保持从调节器到插座的低互连电阻
- 系统主板也必须提供适当的去耦以保证AGTL+总线的正常工作
优惠活动
购买数量
(1个/袋，最小起订量 1 个)个
起订量：1 个1个/袋
近期成交0单