PCI2050APDV

德州仪器（Texas Instruments）的PCI2050A PCI-to-PCI桥接器为两条工作在最高66 MHz总线频率的外围组件互连（PCI）总线之间提供了高性能连接路径。事务在一条PCI总线上的主控设备和另一条PCI总线上的目标设备之间进行，并且PCI2050A允许桥接事务在两条总线上同时发生。该桥接器支持突发模式传输，以最大化数据吞吐量，并且通过桥接器的两条总线通信路径相互独立。 PCI2050A桥接器符合PCI本地总线规范，通过创建分层总线，可克服每条PCI总线10个设备以及每个扩展插槽1个PCI设备的电气负载限制。PCI2050A为多达9个二级总线主控设备提供两级内部仲裁，也可与外部总线仲裁器配合使用。 紧凑型PCI热插拔扩展PCI功能使PCI2050A成为多功能紧凑型PCI卡以及使单功能卡符合热插拔要求的理想解决方案。 PCI2050A桥接器符合PCI-to-PCI桥接规范1.1。PCI2050A符合PCI电源管理1.0和1.1标准。PCI2050A在功耗和数据吞吐量方面处于行业领先地位。先进的CMOS工艺在高达66 MHz的PCI时钟频率下运行时，可实现低系统功耗。 PCI2050是两条PCI总线之间的桥接器，同时符合PCI本地总线规范和PCI-to-PCI桥接规范。该桥接器支持两条最高运行频率为66 MHz的32位PCI总线。主总线和从总线可在3.3 V或5 V信号环境中独立运行。不过，桥接器的核心逻辑采用3.3 V供电，以降低功耗。 主机软件通过内部寄存器与桥接器进行交互。这些寄存器为主总线和从总线提供标准的PCI状态和控制功能。桥接器包含了德州仪器扩展寄存器集中的许多特定厂商功能。桥接器的PCI配置头只能通过主PCI接口访问。 桥接器为9个可能的总线主控设备提供内部仲裁，并为每个设备提供一对专用的低电平有效请求/授权信号（REQ/GNT）。仲裁器采用两级循环机制，PCI2050A桥接器默认处于最高优先级级别。PCI2050A还支持外部仲裁。 系统上电时，加电自检（POST）软件会根据从属总线上的设备配置桥接器，并启用PCI2050的性能增强功能。在典型系统中，这是与桥接器内部寄存器集的唯一通信。 PCI2050A支持两条最高频率为66 MHz的32位PCI总线。66 MHz时钟需要三个引脚P_M66ENA、S_M66ENA和CONFIG66。要启用66 MHz操作，板上的CONFIG66信号必须拉高。这会在主状态寄存器和从状态寄存器中设置66 MHz能力位。除非CONFIG66也为高电平，否则P_M66ENA和S_M66ENA不得拉高。 P_M66ENA和S_M66ENA信号指示主接口或从接口是否工作在66 MHz。控制从总线频率需要此信息。

• 两条32位、66 MHz的PCI总线
• 可配置PCI电源管理
• 提供紧凑型PCI热插拔功能
• 3.3 V核心逻辑，通用PCI接口，兼容3.3 V和5 V PCI信号环境
• 为多达9个二级总线主控设备提供内部两级仲裁，并支持外部二级总线仲裁器
• 采用流水线架构进行突发数据传输，以最大化双向数据吞吐量
• 每个方向都有独立的读写缓冲区
• 双向最多支持三个延迟事务
• 提供10个二级PCI时钟输出
• 符合PCI本地总线规范的可预测延迟
• 支持总线锁定传播
• 支持写合并，以提高数据吞吐量
• 支持从一条总线到另一条总线仅四个PCI时钟的帧间延迟
• 复位期间从总线驱动为低电平
• 提供VGA/调色板内存和I/O，以及减法解码选项
• 先进的亚微米、低功耗CMOS技术
• 采用208引脚QFP封装