DS3884AW/883

DS3884A与DS3884引脚兼容且功能相同。DS3884A是DS3884的速度和功耗优化版本。DS3884和DS3884A之间有两个细微差别。 DS3884A使用的外部电阻与DS3884不同。DS3884的REXT为6.2kΩ，而DS3884A的REXT为13kΩ。DS3884A可用的滤波器设置为5 ns、10 ns、14 ns、24 ns，而DS3884的设置为5 ns、7.5 ns、15 ns和25 ns。 DS3884A是专门为实现高性能Futurebus +和专有总线接口而设计的一系列收发器之一。DS3884A是一款BTL 6位握手收发器，旨在符合IEEE 896.2 Futurebus +规范中规定的IEEE 1194.1（背板收发器逻辑 — BTL）标准。使用DS3884A可简化所有需要线或毛刺滤波的握手信号的实现。六个位中的三个位有一个额外的并行线或滤波接收输出，使接收器输出总数达到九个。 在线或应用中，当驱动器从总线上释放时产生的毛刺取决于背板和寄生布线组件，这会导致毛刺的特性在脉冲宽度和幅度上发生变化。为适应这种变化，DS3884A具有两个定义为PS1和PS2的引脚，允许选择5 ns、10 ns、14 ns和24 ns的滤波器设置，以针对特定情况优化毛刺滤波。REXT引脚与滤波电路配合使用，需要一个13 kΩ的电阻接地。 DS3884A驱动器输出配置为NPN集电极开路，允许在总线上进行线或连接。每个驱动器输出在其集电极上串联一个肖特基二极管，以将晶体管输出电容与总线隔离，从而降低非活动状态下的总线负载。驱动器和接收器输入的组合输出电容通常小于5 pF。驱动器还具有高灌电流能力，以符合IEEE 1194.1 BTL规范中定义的总线负载要求。 背板收发器逻辑（BTL）是一种信号标准，由国家半导体公司发明并首次推出，然后由IEEE进行改进以提高背板总线的性能。兼容BTL的收发器具有低输出电容驱动器，以最小化总线负载；标称1V的信号摆幅，以降低功耗；以及具有精确阈值的接收器，以实现最大抗噪能力。BTL标准消除了严重限制TTL总线性能的建立时间延迟，从而提供显著更高的总线传输速率。背板总线两端应连接到2.1V的终端电阻（选择以匹配总线阻抗）。低电压通常为1V。 为每个BTL输出提供单独的接地引脚，以最小化同时开关期间的接地感应噪声。 该器件独特的驱动器电路满足最大0.5V/ns的压摆率，允许控制上升和下降时间，以减少对相邻线路的噪声耦合。 收发器的高阻抗控制和驱动器输入完全与TTL兼容。 接收器是一个高速比较器，利用带隙基准进行精确阈值控制，使BTL 1V信号电平具有最大抗噪能力。 提供单独的QVcc和QGND引脚，以最小化高电流开关噪声的影响。输出引脚FR1 - FR3是滤波输出，R1 - R6是未滤波输出。所有接收器输出完全与TTL兼容。DS3884A通过LI（带电插拔）引脚支持Futurebus +定义的带电插拔功能。要实现带电插拔，LI引脚应连接到带电插拔电源连接器。如果不支持此功能，LI引脚必须连接到VCC引脚。DS3884A还在电源排序期间提供上电/下电无毛刺保护。 除了LI引脚外，DS3884A还有两种类型的电源连接。它们是逻辑VCC（VCC）和静噪VCC（QVCC）。DS3884A上有两个VCC引脚，为逻辑和控制电路提供电源电压。提供多个连接以减少封装电感的影响，从而最小化开关噪声。由于这些引脚与器件内部的Vcc总线共用，这些引脚之间不应存在电压差，并且由于ESD电路，Vcc和QVCC之间的电压差不应超过±0.5V。此外，VCC引脚与除BTL I/O和LI引脚之外的所有其他引脚之间的ESD电路要求这些引脚上的任何电压不应超过VCC + 0.5V。 DS3884A上有三种不同类型的接地引脚。它们是逻辑接地（GND）、BTL接地（B1GND - B6GND）和带隙基准接地（QGND）。所有这些接地参考引脚在芯片内部都是隔离的，以最小化高电流开关瞬变的影响。为实现最佳性能，QGND应通过不承载瞬态开关电流的静噪通道连接到连接器。GND和B1GND - B6GND应通过尽可能短的路径连接到最近的背板接地引脚。 由于可以采用多种不同的接地方案，并且DS3884A上存在ESD电路，因此需要注意的是，包括上电/下电排序期间，接地引脚QGND、GND或B1GND - B6GND之间的任何电压差不应超过±5V。