DS3885W/883

DS3885是专为实现高性能Futurebus +和专有总线接口而设计的一系列收发器之一。DS3885仲裁收发器设计符合IEEE 1194.1（背板收发器逻辑BTL）标准。该仲裁收发器内部集成了竞争逻辑，通过减少所需的板载逻辑，简化了Futurebus +应用的实现。 DS3885驱动器输出配置为NPN集电极开路，允许在总线上进行线或连接。每个驱动器输出在其集电极上串联一个肖特基二极管，以将晶体管输出电容与总线隔离，从而降低非活动状态下的总线负载。 BTL驱动器还具有高灌电流能力，以满足IEEE 1194.1 BTL规范中定义的总线负载要求。 背板收发器逻辑（BTL）是一种信号标准，由国家半导体公司发明并首次推出，随后由IEEE进行开发，以提高背板总线的性能。兼容BTL的收发器具有低输出电容驱动器，以最小化总线负载；标称1V的信号摆幅，以降低功耗；以及具有精确阈值的接收器，以实现最大的抗噪能力。BTL消除了严重限制TTL总线性能的建立时间延迟，从而显著提高了总线传输速率。背板总线两端应连接到2.1V的终端电阻（选择与总线阻抗匹配）进行操作。低电压通常为1V。 为每个BTL输出提供单独的接地引脚，以最小化同时开关期间的接地感应噪声。 收发器的控制和驱动器输入采用高阻抗PNP输入结构设计，并且完全与TTL兼容。 接收器是一个高速比较器，利用带隙基准进行精确的阈值控制，使BTL 1V信号电平具有最大的抗噪能力。提供单独的QVCC和QGND引脚，以最小化高电流开关噪声的影响。输出为三态，并且完全与TTL兼容。 信号ab<7:0>表示该收发器放置在总线上的仲裁总线编号。信号名称AB<7:0>表示背板总线上的集电极开路线或信号。 DS3885对仲裁总线位AB<7:0>进行奇校验，ABP为奇偶校验位。信号PER将指示奇偶校验结果。为了快速指示当前总线状态，当任何模块断言所有位（AB<7:0>）时，总线状态块会生成ALL1（全断言）状态。DS3875仲裁控制器使用此信号来检测仲裁消息编号（在阶段1期间）或电源故障消息编号（在阶段2期间）。 要将仲裁编号锁存到收发器中，将其放置在CN<7:0>端口上，并断言CN LE信号。当CMPT信号被断言时，仲裁编号被放置在总线AB<7:0>上。WIN GT信号在仲裁周期中有两个用途。如果在仲裁周期中未断言CMPT信号，收发器将其内部锁存的编号与AB<7:0>总线上的编号进行比较。如果收发器上的内部编号大于或等于AB<7:0>线上的编号，则WIN GT信号被断言。但是，如果断言了CMPT信号，收发器将参与竞争。如果收发器赢得仲裁，则WIN GT信号被断言以确认获胜。AB RE信号用于使能片上接收器输出。 DS3885通过LI（带电插拔）引脚支持IEEE 896.2中定义的带电插拔功能。要实现带电插拔，LI引脚应连接到带电插拔电源连接器。如果不支持此功能，LI引脚必须连接到VCC引脚。DS3885还在电源排序期间提供无毛刺的上电/下电保护。 除了LI引脚外，DS3885还有两种类型的电源连接。它们是逻辑VCC（VCC）和安静VCC（QVCC）。DS3885上有两个VCC引脚，为逻辑和控制电路提供电源电压。多个电源引脚减少了封装电感的影响，从而最小化了开关噪声。由于这些引脚与器件内部的VCC总线共用，因此这些引脚之间不应存在电压差，并且由于ESD电路的原因，VCC和QVCC之间的电压差不应超过±0.5V。

• 9位反相BTL收发器
• 符合背板收发器逻辑（BTL）的IEEE 1194.1标准
• 包含片上竞争逻辑和奇偶校验
• 支持带电插拔
• 无毛刺的上电/下电保护
• 总线端口电容通常小于5 pF
• 80 mA时总线端口电压摆幅低（通常为1V）
• 集电极开路总线端口输出允许线或连接
• 独立的总线端口接地引脚最小化接地反弹
• 受控的上升和下降时间，以减少对相邻线路的噪声耦合
• TTL兼容的驱动器和控制输入
• 内置带隙基准，带有单独的QVCC和QGND引脚，用于精确的接收器阈值
• 产品采用玻璃密封CERPAK封装形式