54F652SDM

这些器件由带D型触发器的总线收发器电路和控制电路组成，控制电路用于直接从输入总线或内部寄存器进行数据的多路传输。当相应的时钟引脚变为高逻辑电平时，A或B总线上的数据将被时钟信号锁存到寄存器中。提供输出使能引脚（OEAB、OEBA#）来控制收发器功能。

• A和B总线独立寄存器
• 多路复用实时和存储数据
• 可选同相和反相数据路径：’F651为反相，’F652为同相
• 保证最小4000V的静电放电（ESD）保护