SN74AS885NTE4
SN74AS885NTE4
SMT扩展库PCB免费打样
私有库下单最高享92折
- 品牌名称
- TI(德州仪器)
- 商品型号
- SN74AS885NTE4
- 商品编号
- C3208881
- 商品封装
- DIP-24
- 包装方式
- 袋装
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 信号开关/编解码器/多路复用器 | |
| 类型 | - | |
| 电源极性 | 单电源 | |
| 工作电压 | 4.5V~5.5V | |
| 输入数/输出数 | - | |
| 灌电流(IOL) | 20mA |
| 属性 | 参数值 | |
|---|---|---|
| 拉电流(IOH) | 2mA | |
| 工作温度 | 0℃~+70℃ | |
| 传播延迟(tpd) | 13.5ns@5V,50pF;10ns@5V,50pF | |
| 静态电流(Iq) | 210mA | |
| 功能特性 | - | |
| 系列 | 74AS |
商品概述
这些高级肖特基器件能够对两个8位二进制或二进制补码字执行高速算术或逻辑比较。关于字P和字Q的两个完全解码结果可从两个输出端外部获得。这些器件无需外部门即可完全扩展到任意位数。要比较更长长度的字,处理较低位的级的P>QOUT和P<QOUT输出可以连接到处理较高位的下一级的P>QIN和P<QIN输入。级联路径仅以两级门延迟实现,可减少长字的总比较时间。应用信息中展示了两种可选的级联方法。当P锁存使能(PLE)输入为高电平时,锁存是透明的;当PLE为低电平时,P输入端口被锁存。这为设计人员提供了P数据字的临时存储。使能电路以最小延迟实现,可在级联长字时提升性能。PLE、P和Q数据输入采用pnp输入晶体管,可将低电平输入电流要求降低至典型值-0.25mA,最大程度减少直流负载效应。SN74AS885的工作温度范围为0℃至70℃。
商品特性
- 带上电清零的可锁存P输入端口
- 可选择逻辑比较或算术(二进制补码)比较
- 数据输入和PLE输入采用pnp输入晶体管,减少直流负载效应
- 交流性能相比肖特基TTL提升约35%,同时可实现更多功能
- 可级联至n位,同时保持高性能
- 8位比较功耗比STTL低10%
- 封装可选:塑料小Outline (DW) 封装、陶瓷芯片载体 (FK) 封装、标准塑料 (NT) 和陶瓷 (JT) 300-mil DIP封装


