SN74278N

SN54278和SN74278每个都由四个数据锁存器、全优先级输出门控和一个级联门组成。当选通输入为高电平时，应用于D锁存器输入的最高位数据会被传输到相应的Y输出；而当选通变为低电平时，所有数据将被锁存。级联输入PO具有完全覆盖功能，在最高位封装中，此输入必须保持在低逻辑电平。P1输出旨在连接到下一个较低位封装的PO输入，并将提供一个“忙”（高电平）信号以禁止所有后续的较低位封装。

在具有覆盖功能的PO输入之后，包内的优先级顺序分别是D1、D2、D3和D4。