温馨提醒：图片仅供参考，商品以实物为准
AM62A34ASMSIAMBRQ1
具有嵌入式深度学习、视频和视觉处理加速、显示功能的汽车级异构处理器
SMT扩展库PCB免费打样
私有库下单最高享92折
- 描述
- 特性：处理器核心: -最高可达四核64位Arm Cortex-A53微处理器子系统，主频高达1.4GHz，四核Cortex-A53集群，带有512KB L2共享缓存和SECDED ECC。每个A53核心有32KB L1数据缓存（带SECDED ECC）和32KB L1指令缓存（带奇偶校验保护）。 -单核Arm Cortex-R5F，主频高达800MHz，作为MCU通道的一部分集成，带有32KB指令缓存、32KB L1数据缓存和64KB TCM，所有内存均有SECDED ECC。 -基于单核C7x的深度学习加速器，C7x浮点运算，最高40 GFLOPS，1.0GHz下256位矢量DSP。矩阵乘法加速器（MMA），1.0GHz下最高2TOPS（8b），64KB L1数据缓存（带SECDED ECC）和32KB L1指令缓存（带奇偶校验保护），1.25MB L2 SRAM（带SECDED ECC）。 视觉处理加速器（VPAC）与图像信号处理器（ISP）和多个视觉辅助加速器: -315MPixel/s ISP，最高支持5MP @ 60fps。 -支持12位RGB-IR，最高支持16位输入RAW格式，行支持最高4096。 -支持宽动态范围（WDR）、镜头畸变校正（LDC）、视觉成像子系统（VISS）和多标量（MSC），输出颜色格式有8位、12位、YUV4:2:2、YUV4:2:0、RGB、HSV/HSL
- 品牌名称
- TI(德州仪器)
- 商品型号
- AM62A34ASMSIAMBRQ1
- 商品编号
- C34190453
- 商品封装
- FCBGA-484
- 包装方式
- 袋装
- 商品毛重
- 8.633333克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 单片机(MCU/MPU/SOC) | |
| CPU内核 | ARM Cortex-R5F；ARM Cortex-A53 | |
| CPU最大主频 | 1.4GHz | |
| CPU位数 | 64 Bit |
| 属性 | 参数值 | |
|---|---|---|
| RAM容量 | 2.29MB | |
| 工作电压 | 1.1V；1.8V；3.3V；1.2V | |
| 工作温度 | -40℃~+125℃ | |
| 功能特性 | 硬件奇偶校验；内置通用定时器；硬件CRC；硬件ECC校验 |
商品特性
- 集成多达四核 64 位 Arm® Cortex®-A53 微处理器子系统，频率高达 1.4GHz
- 四核 Cortex-A53 集群具有 512KB L2 共享缓存，包括 SECDED ECC
- 每个 A53 内核包含具有 SECDED ECC 功能的 32KB L1 DCache 和具有奇偶校验保护的 32KB L1 ICache
- 集成单核 Arm® Cortex®-R5F，频率高达 800MHz，作为具有 FFI 的 MCU 通道的一部分
- 该Cortex-R5F包含 32KB ICache、32KB L1 DCache 和 64KB TCM，所有存储器上都有 SECDED ECC，另外集成具有 SECDED ECC 的 512KB SRAM
- 集成另一颗单核 Arm® Cortex®-R5F，频率高达 800MHz，用于支持器件管理
- 该Cortex-R5F包含 32KB ICache、32KB L1 DCache 和 64KB TCM，所有存储器上都有 SECDED ECC
- 集成基于单核 C7x 的深度学习加速器
- C7x 为频率 1.0GHz 的浮点、256 位矢量 DSP，运算能力高达 40GFLOPS
- 集成矩阵乘法加速器 (MMA)，频率 1.0GHz 时性能高达 2TOPS (8b)
- C7x 具有 SECDED ECC 功能的 64KB L1 DCache 和具有奇偶校验保护的 32KB L1 ICache，具有 SECDED ECC 的 1.25MB L2 SRAM
- 集成具有图像信号处理器 (ISP) 和多个视觉辅助加速器的视觉处理加速器 (VPAC)
- VPAC 的 ISP 速率为 315MPixel/s，支持高达 5MP @ 60fps
- 支持 12 位 RGB-IR
- 支持多达 16 位的输入 RAW 格式
- 线路支持高达 4096
- 支持宽动态范围 (WDR)、镜头失真校正 (LDC)、视觉成像子系统 (VISS) 和多标量 (MSC)
- 支持输出颜色格式:8 位、12 位，以及 YUV4:2:2、YUV 4:2:0、RGB、HSV/HSL
- 集成显示子系统，支持单显示
- 显示支持高达 2048x1080 (60fps)
- 显示子系统配置了独立 PLL，最高支持 165MHz 像素时钟
- 集成 DPI 24 位 RGB 并行接口
- 显示子系统支持定帧检测和 MISR 数据检查等安全功能
- 集成一个具有 4 通道 D-PHY 的摄像头串行接口 (CSI-2) 接收器
- CSI-2 符合 MIPI® CSI-2 v1.3 标准 + MIPI D-PHY 1.2 标准
- 支持 1、2、3 或 4 数据通道模式，每通道速率高达 2.5Gbps
- 支持 ECC 验证/校正和 RAM 上的 CRC 校验 + ECC
- 支持多达 16 个虚拟通道
- 能够通过 DMA 将流数据直接写入 DDR
- 集成视频编码器/解码器
- 支持 5.1 级高阶的 HEVC (H.265) Main 配置文件
- 支持 5.2 级的 H.264 BaseLine/Main/High 配置文件
- 视频编码解码支持高达 4K 超高清分辨率(3840 × 2160)
- 时钟选项支持 240 百万像素/秒、120 百万像素/秒或 60 百万像素/秒
- 动态 JPEG 编码速率为 416 百万像素/秒，分辨率高达 4K UHD (3840 × 2160)
- 片上 RAM 高达 2.29MB
- 集成 64KB 具有 SECDED ECC 的片上 RAM(OCRAM)，可以分为更小的存储器组，以 32KB 为增量递增，最多可支持 2 个独立的存储器组
- SMS 子系统中集成 256KB 具有 SECDED ECC 的片上 RAM
- SMS 子系统中集成 176KB 具有 SECDED ECC 的片上 RAM，用于 TI 安全固件
- Cortex-R5F MCU 子系统中集成 512KB 具有 SECDED ECC 的片上 RAM
- 器件/电源管理器子系统中集成 64KB 具有 SECDED ECC 的片上 RAM
- C7x 深度学习加速器中集成 1.25MB 具有 SECDED ECC 的 L2 SRAM
- 集成 DDR 子系统 (DDRSS)，支持 LPDDR4
- DDR 子系统具有带内联 ECC 的 32 位数据总线
- 支持高达 3733MT/s 的速度
- 最大可寻址范围为 8GB
- 以符合功能安全标准为目标，面向汽车应用开发
- 专为功能安全应用开发
- 将提供相关文档来协助进行符合 ISO 26262 标准的功能安全系统设计
- 系统可满足 ASIL D 等级要求
- 以硬件完整性高达 ASIL B 级为目标
- 计划通过 TÜV SÜD 的 ISO 26262 认证
- 符合 AEC-Q100 汽车类标准
- 支持安全启动
- 支持硬件强制可信根 (RoT)
- 支持通过备用密钥转换 RoT
- 支持接管保护、IP 保护和防回滚保护
- 支持可信执行环境 (TEE)
- 支持基于 Arm TrustZone® 的 TEE
- 可实现隔离的广泛防火墙支持
- 集成安全看门狗/计时器/IPC
- 支持安全存储
- 支持回放保护内存块 (RPMB)
- 集成具有用户可编程 HSM 内核的专用安全控制器，以及用于隔离式处理的专用安全 DMA 和 IPC 子系统
- 支持加密加速
- 会话感知型加密引擎可基于输入数据流自动切换密钥材料
- 支持加密内核
- 支持 AES 128/192/256 位密钥大小
- 支持 SHA2 224/256/384/512 位密钥大小
- 集成具有真随机数生成器的 DRBG
- 集成 PKA（公钥加速器），可在 RSA/ECC 处理中提供帮助，支持安全启动
- 支持调试安全性
- 支持受安全软件控制的调试访问
- 支持安全感知调试
- 支持集成以太网交换机，总共 2 个外部端口
- 支持 RMII (10/100) 或 RGMII (10/100/1000)
- 支持 IEEE1588（附件 D、E 和 F，及 802.1AS PTP）
- 符合第 45 条 MDIO PHY 管理规范
- 基于 ALE 引擎的数据包分类器，具有 512 个分类器
- 支持基于优先级的流量控制
- 支持时间敏感型网络 (TSN)
- 四个 CPU 硬件中断节奏
- 支持硬件中的 IP/UDP/TCP 校验和卸载
- 集成两个 USB2.0 端口
- 端口可配置为 USB 主机、USB 外设或 USB 双角色器件（DRD 模式）
- 集成了 USB VBUS 检测
- 集成 9 个通用异步接收器/发送器 (UART)
- 集成 5 个串行外设接口 (SPI) 控制器
- 集成 6 个内部集成电路 (I2C) 端口
- 集成 3 个多通道音频串行端口 (McASP)
- McASP 支持高达 50MHz 的发送和接收时钟
- 3 个 McASP 上分别具有多达 4/6/16 个串行数据引脚，并具有独立的 TX 和 RX 时钟
- 支持时分多路复用 (TDM)、I2S 和类似格式
- 支持数字音频接口传输（SPDIF、IEC60958-1 和 AES-3 格式）
- 集成用于发送和接收的 256 字节 FIFO 缓冲器
- 支持音频基准输出时钟
- 集成 3 个增强型 PWM 模块 (ePWM)
- 集成 3 个增强型正交编码器脉冲模块 (eQEP)
- 集成 3 个增强型捕捉模块 (eCAP)
- 集成通用 I/O (GPIO)，所有 LVCMOS I/O 均可配置为 GPIO
- 集成 3 个支持 CAN-FD 的控制器局域网 (CAN) 模块
- 符合 CAN 协议 2.0A、B 和 ISO 11898-1 标准
- 完全支持 CAN FD（最多 64 个数据字节）
- 支持消息 RAM 的奇偶校验/ECC 检查
- 速度高达 8Mbps
- 集成 3 个多媒体卡/安全数字® (MMC/SD®/SDIO) 接口
- 1 个 8 位 eMMC 接口，速度高达 HS200
- 2 个高达 UHS-I 的 4 位 SD/SDIO 接口
- 符合 eMMC 5.1、SD 3.0 和 SDIO 3.0 标准
- 集成 1 个高达 133MHz 的通用存储器控制器 (GPMC)